Presentazione di PowerPoint

1
Convertitore A/D ad integrazione a doppia rampa
2
Algoritmo di conversione A/D ad approssimazioni
successive
3
Convertitore A/D ad approssimazioni successive
basato su DAC
4
Algoritmo di conversione A/D ad approssimazioni
successive versione a divisione di resto
5
Convertitore A/D a 5 bit unipolare a
ridistribuzione di carica
6
Convertitore A/D a 5 bit con segno a
ridistribuzione di carica
7
Convertitore A/D ibrido a resistenze e capacità
8
Convertitore A/D a ridistribuzione di carica con
correzione di errore
9
Diagramma di flusso di conversione A/D di tipo
algoritmico
10
Diagramma a blocchi di un convertitore A/D
algoritmico
11
Moltiplicatore per 2 per convertitore A/D
algoritmico
12
Convertitore A/D flash a 3 bit
13
Comparatore clocked CMOS per convertitore A/D
flash
14
Uso di porte NAND a 3 input per rimuovere singoli
errori di bubble
15
Esempio di circuito voting per la rimozione
degli errori di bubble
16
Comparatore clocked con preamplificatore per
ridurre il flashback
17
Convertitore A/D a 8 bit a 2 passi
18
Convertitore A/D a 8 bit a 2 passi con correzione
digitale dellerrore
19
Convertitore A/D a 4 bit ad interpolazione
20
Metodo per lequalizzazione dei ritardi nei
convertitori ad interpolazione
21
Convertitore A/D folding a 4 bit
22
Blocco circuitale 4-folding
23
Convertitore A/D a 4 bit folding e
interpolating 4-folding, interpolate-by-2
24
Generazione dei 2 MSB per il convertitore A/D
folding già mostrato
25
Convertitore A/D in pipeline
26
Approssimatore digitale (blocco DAPRX del
convertitore A/D in pipeline precedente) ad 1 bit

e multi-bit
27
Convertitore A/D time-interleaved a 4 canali