Mikroelektronikai tervezorendszerek

1
Mikroelektronikai tervezorendszerek

• Áttekintés

2
A mikroelektronikai CAD elemei
3
A mikroelektronikai CAD elemei

• adatbázisok az IC adott tervezési fázisnak
  megfelelo reprezentációi (pl. HDL, kapcs. rajz,
  layout)
• szimulációs programok egy adott reprezentációban
  a muködés vzisgálatára (pl. tranzisztor szimtu
  szim., logiaki szim., stb.)
• editorok egy adott reprezentáció kézi
  létrehozására (pl. áramkör editor, layout editor)
• autimatikus konverterek a reprezentációk között
• szintézis elvi leírás ? struktúrális leírás
• layout szintézis netlista ? layout
• visszafejtés layout ? netlista

4

• A felsorolt elemek nem utalnak semmiféle
  realizációs módszerre!
• Ez miért lehetséges?
• IC technológák tervezése - alkalmazás tervezés
  élesen szétválasztva.
• Kapocs közöttük terevezési szabályok,
  eszközparaméterek.
• Ennek milyen következményei vannak?
• Nyílt tervezorendszerek lehetségesek
• (ugyanaz a szoftver teteszoleges technológiára,
  realizációs módra).
• A digitális IC tervezéséhez nem kellenek mély
  mikroelektronikai ismeretek.

5
Példák Grafikus áramkörbevitel
6
Példák Hullámforma reprezentáció
7
Példák Layout reprezentáció
8
Standard cellás tervezés

• cellakönyvtár
• könyvtáron belül minden cellára geometrai
  kötöttségek
• azonos magasság (tetszoleges szélesség),
• tápfesz. és föld sinek azonos helyen,
• jelvezetékek csak adott griden, cellák alján
  vagy tetején
• szabályos chip layout
• cellasorok,
• huzalozási csatornák

9
Standard cellás tervezés cellák
VDD
GND
10
Standard cellás IC
huzalozási csatorna
Cellasor
huzalozási csatorna
Cellasor
huzalozási csatorna
Cellasor
huzalozási csatorna
11
Cellakönyvtár tartalma

• elore tervezett logikai részáramkörök,
• teljesen letesztelt funkció
• grafikus szimbólum (sémaeditorhoz)
• szimulációs modell, idozítési adatok
  (logikai szimulációhoz),
• részletes cella layout vagy körvonalrajzolat
• prototípus a rendszer hardverleíró nyelvén
• tipikus elemek kapuk, tárolók, MUX, DMX, SNxxx,
  számlálók, stb.

12
Nyílt tervezorendszerek

• Technológia-függetlenség
• Techno file ez tartalmaz minden technológiára
  jellemzo információt, pl.
• geometriai tervezési szabályok,
• elektromos tervezési szabályok,
• visszafejtési szabályok
• standard cellás és full custom opció,
• ezek keveréke
• Egységes tervezési adatbázis
• Tetszoleges külso programmodul (pl. szimulátor)
  beépítheto
• pl. SISSI elektro-termikus csomag

13
Példák (profi rendszerek)

• Mentor Graphics
• Falcon Design Framework
• Cadence
• Cadence Opus DFW II (mostani)
• Szokásos platformok
• SUN (Sun-OS, Solaris),
• Linux
• Windows nem nagyon

14
Cadence Opus

• standard beépített modulok,
• programozói interface SKILL nyelv,
• OSS Open Simulation System
• Tetszoleges szimulátor beépíthetosége
• STL standard gerjesztésleíró nyelv
• standard hullámforma formátum
• egységes adatbázis
• idegen CAD tool formátuma ? Opus formátum

15
Cadence Opus

• A rendszer standard moduljai

Composer
Layout Synthetizer
Layout Editor
Compactor
Place Route
Simulation
Abstract Generator
16
Cadence Opus

• Composer grafikus áramkörszerkeszto
• alkatrészek szimbólumokkal, hierarchikus
  szerkesztés
• Layout-editor full custom tervezéshez
• Layout synthesizer a Composerrel tervezett
  kapcs. rajzhoz layout generálása
• Compactor layout tömöríto
• Abstract generator ceall layoutokhoz méret és
  kapcsolódási információk eloállítása
• Place Route elhelyezés, huzalozás
• Simulation beépített szimulátorok

17
Cadence Opus

• Standard cellás tervezésnél
• Composer,
• Simulation,
• Place Route
• Saját cella készítése esetén még
• Layout editor, Compactor, esetleg Layout
  Syntetizer
• Abstract generator

18
Cadence Opus

• Mindennek a kulcsa technológia file
• geometriai tervezési szabályok (DRC-hez)
• elektromos paraméterek (extractor-hoz)
• eszközvisszafejtési szabályok (extractor-hoz)
• A DRC és az Extractor a Layout editor modul
  részei.

19
Cadence Opus

• A rendszer könyvtárstruktúrája

20
Cadence Opus

• A technológia file fobb szakaszai

Display
LayerProperties
Display
Colors
Layers
Purposes
TwoLayerProperties
DRC
Rules
Views
extract rules
LVS
LAS symbolic rules
SKILL rutinhívásokból áll a techno file.
21
Cadence Opus

• Szimulációs modul
• Verilog logikai szimulátor
• Cadence-ben szokásos. Saját HDL VHDL interface.
• HSpice áramkörszimulátor
• Pl. az ES2 konfigurációkbam
• Spectre áramkörszimulátor
• Pl. az AMS konfigurációkban
• SISSI elektro-termikus szimulátor csomag
• Az EET-n az ES2 konfigurációkban
• Stimulus leíró nyelv, hullámforma fmt.

22
Saját szimulátor az Opus-ban
Elektro-termikus szimulátor TRANZ-TRAN THERMAN
Skill script-ek, layout kezelés a design kit /
Opus szolgáltatásai
23
A design flow fogalma

• Adott tervezorendszerben,
• adott stílusú tervezés (pl. standard cellás)
  esetén
• bejárandó tervezési útvonal
• mely programok,
• milyen sorrendben
• használandók.
• Eloírt program-használati sorrend
• Kötelezoen eloállítandó file-ok (reprezentációk
  vagy view-k)
• Ezek konzisztens volta

24
A design flow standard cellás esetben

• Áramkörbevitel
• sémaeditor
• HDL
• makrocellák / generált elemek (pl. RAM, ROM
  blokkok)

Stimulus file javítása
Funkcionális tesztelés logikai szimulációval
(pre-layout)
nem
nem
igen
Stimulus leírás rendben?
igen

• Fizikai tervezés
• floorplan
• részletes layout
• tok - bondolás

nem ?

• Funkcionális tesztelés logikai szimulációval
  (post-layout)
• jelvezetékek késleltetése,
• min/nom/max (szórás),
• skew (jelváltozási meredekségre való érz.)

igen
25
A design flow standard cellás esetben

• Ellenorzések. Pl.
• pad ring (tappancsgyuru) rendben?
• Fan-in / fan-out viszonyok rendben?
• FF-ok idozítési kötöttségei rendben?
• Min/nom/max végzett szimulációk lényegében
  egyeznek?
• Skew érzékenység rendben?
• Layout DRC rendben?

Nem ?
Visszalépés a megflelo, korábbi tervezési fázisba
Minden rendben?
igen
? Megfelelo file-ok összeszedése, elküldése

• Gyártáselokészítés
• logikai szimuláció IC teszteléshez
• adminisztratív teendok (pl. azonosítók)

igen
nem ?

• Konzisztencia ellenorzése
• Kötelezo lépések megtörténtek?
• Sorrend? Sikeresség?
• Kötelezo file-ok megvannak?
• Frissességi sorrend?

Minden rendben?
26
Gyártásba küldendo file-ok

• Áramkörleírás
• Részletes layout terv
• Tesztelés leírása (teszt vektorok és a hozzájuk
  tartozó helyes válaszok)
• Tokozási, bondolási információ
• Adminisztratív azonosítók

27
Tervezési módszertanok

• Top-down design
• A bonyolultabb rendszer tervezése felol haladunk
  az egyszerubb felé folyamatosan részekre bontjuk
  a feladatot.
• Meddig?
• Amíg olyan funkcióba nem ütközünk, ami megvan
  cellakönyvtári elemként.

28
Tervezési módszertanok

• Top-down design

Viselkedési leírás
Particionálás részáramkörök definiálása
viselkedési leírásukkal
Részáramkörök viselkedési leírásának tesztelése
szimulációval
Struktúrális leírás készítése a részáramkörök
felhasználásával
Egyezés?
Szimuláció
Szimuláció
Ha sikeres volt a particionálás, folytatjuk a
részáramkörökkel ugyanezt...
29
Tervezési módszertanok

• Bottom-up design
• Alapelemekbol (cellakönyvtári elemekbol)
  részáramköröket rakunk össze.
• Ezekbol újabb, bonyolultabb részáramköröket
  rakunk össze, stb.
• Meddig?
• Amíg meg nem valósítottuk a specifikált
  áramkört.
• Hierarchikus áramkörleírás készül (minden esetben)

30
Hierarchikus áramkörleírás
Top level design core tappancsok
Core A_funkció B_funkció
A_funkció AA_funkció AB_funkció
B_funkció BA_funkció BB_funkció
AA_funkció
Cellakönyvtári elem
Cellakönyvtári elem
Cellakönyvtári elem
31
Hierarchikus áramkörleírás
4-bol 16-os dekóder top level design
32
Hierarchikus áramkörleírás
4-bol 16-os dekóder top level design
33
Hierarchikus áramkörleírás
4-bol 16-os dekóder core
34
Hierarchikus áramkörleírás
2-bol 4-es dekóder, buszos
35
Hierarchikus áramkörleírás
Cellakönyvtári elemek inv, nand
Hierarchia legalja
36
Áramkörkifejtés

• A hierrachikus áramkörleírás lebontását a
  hierarchia kifejtésének nevezzük
• A top level design-ból kiindulva behelyettesítjük
  a hivatkozott részáramkörök struktúrális leírását
• Rekurzíve folytatjuk, addig, amíg már csak cella
  hivatkozásokat nem tartalmaz a leírás.
• A hierarchiától megfosztott áramkörleírást
  kifejtett áramkörleírásnak hívjuk. Angolul ez a
  flat design
• Áramkörkifejtés design flattening

37
Áramkörkifejtés

• Áramkörkifejtés design flattening

Áramköri hierarchia-kifejto program