VHDL ?? (4)

1
VHDL ?? (4)

2
??VHDL?????(Encoder)
3
??VHDL?????(Encoder)

• ??? ????????????????????, ?????????
• O3 D9 D8
• O2 D7 D6 D5 D4
• O1 D7 D6 D3 D2
• O0 D1 D3 D5 D7 D9

4
??VHDL?????(Encoder)
5
??VHDL?????(Encoder)

• ??? ??process??if then??,?????????????,?????????,
  ?????

6
(No Transcript)
7
??VHDL?????(decoder)
8
(No Transcript)
9
??VHDL???????????
10
(No Transcript)
11
??VHDL?????

• ?S???0???,??I(0)?????????
• ?S???1???,??I(1)?????????
• ?S???2???,??I(2)?????????
• ?S???3???,??I(3)?????????
• ?S???4???,??I(4)?????????
• ?S???5???,??I(5)?????????
• ?S???6???,??I(6)?????????
• ?S???7???,??I(7)?????????

12
(No Transcript)
13
(No Transcript)
14
???????

• ???????
• ???????, ?????????????,??????????????,??????
• ???????
• ??????????????

15
??VHDL?????????

• ??1 ????BIT??????FA????????(Component)?
• ??2 ?????(Architecture)?????FA,??FA??????????????
  ??FA??,?PORT?????????
• ??3 ??PORT MAP????????

16
COMPONENT?????

• ??????COMPONENT ?PORT MAP?????
• COMPONENT?????
• component lt????gt
• generic (??)
• port ( ??????????????)
• end component

17
COMPONENT?????

• ?????????????????(PORT MAP)?????,?
•  lt?????????? ????gt
• port map (lt????????????gt)

18
??VHDL?????(Full Adder)
19
??? Component
4?????
20
??VHDL????????
21
????????????

• ???????????(Scaleable Designs),???????????????????
  ???,????????????
• (1) ????????(Vector)???
• (2) ??VHDL???Generic?????????
• (3) ??VHDL?Generate

22
????????????

• (1)????????(Vector)??
• ????????

23
????????????

• ???????

???????MAXplus II?????
24
????????????

• (2)??VHDL???Generic?????

25
????????????

• (3)??VHDL???Generate?????
• ?????

26
????????????

• ?????