SISTEMA DE CONTROL DE UN SEMFORO PARA PEATONES

1
SISTEMA DE CONTROL DEUN SEMÁFORO PARA PEATONES
2

• ÍNDICE
• Especificaciones.
• Descripción de la aplicación.
• Análisis previo.
• Diseño del sistema digital.
• Descripción.
• Simulación funcional.
• Compilación e implementación.
• Simulación temporal.
• Conclusiones.

3
ESPECIFICACIONES

• Se trata de realizar un sistema de control de un
  semáforo activado por peatones mediante dos
  pulsadores.
• El tiempo que tarda en abrir el paso depende de
  la circulación de coches en ese momento.

4
ESPECIFICACIONES

• Nuestro sistema se caracteriza por
• Tener dos pulsadores (P1 y P2) de petición de
  paso situados a cada lado de la calle.
• Tener un sensor de coches emulado por el
  pulsador P3.
• Tener un semáforo que indica en cada momento la
  acción a realizar por los peatones mediante la
  activación de luces que, dependiendo del color
  (rojo o verde) y del modo (fijas o parpadeantes)
  señalizan la situación del cruce.

5
DESCRIPCIÓN DE LA APLICACIÓN

• Diagrama de bloques

6

• Diagrama de
• secuencia de
• operaciones

7
ANÁLISIS PREVIO

• El sistema está formado por los siguientes
  circuitos
• Dos circuitos de sincronización, uno por
  pulsador.
• Un circuito de memorización de la activación del
  pulsador que emula la circulación de los coches.
• Un circuito de parpadeo de la luz verde del
  semáforo.
• Un circuito divisor de frecuencia de la señal de
  reloj que gobierna el sistema secuencial síncrono
  y los circuitos de sincronización.
• Un único temporizador que establece la duración
  de cada una de las fases principales del
  semáforo.
• Un biestable para mantener la señal de fin de
  temporización.
• Una unidad de control secuencial síncrona.

8
DISEÑO DE SISTEMA DIGITAL

• UNIDAD OPERATIVA
• Descripción del temporizador.
• Descripción del divisor de reloj.
• Descripción del circuito simulador del parpadeo.
• UNIDAD DE CONTROL.
• CIRCUITOS AUXILIARES

9
Descripción en VHDL y símbolo del temporizador

• DESCRIPCIÓN EN VHDL
• library IEEE
• use IEEE.STD_LOGIC_1164.ALL
• use IEEE.STD_LOGIC_ARITH.ALL
• use IEEE.STD_LOGIC_UNSIGNED.ALL
• entity temporizador is
• Port ( RESET in std_logic
• CLK in std_logic
• slowclk in std_logic
• iniciot in std_logic
• entemp inout std_logic
• fint out std_logic
• reset_timer in std_logic
• contaje in std_logic_vector (23 downto 0)
• temp inout std_logic_vector (23
  downto 0))
• end temporizador
• architecture Behavioral of temporizador is
• begin
• process(RESET,reset_timer,CLK,slowclk,iniciot,ente
  mp,temp)

10
Simulación funcional del temporizador
11
Descripción en VHDL y símbolo del divisor de reloj
library IEEE use IEEE.STD_LOGIC_1164.ALL use
IEEE.STD_LOGIC_ARITH.ALL use IEEE.STD_LOGIC_UNSIG
NED.ALL entity divisor is Port ( clkin in
std_logic clkout inout std_logic
reset in std_logic) end
divisor architecture Behavioral of divisor is
signal countinteger range 0 to 2 begin process
(reset, clkin) begin if reset'1'
then clkoutlt'0' countlt0 elsif (clkin'1'
and clkin'event) then if count2
then clkoutlt not clkout countlt0 else
countltcount1 end if end if end
process end Behavioral
12
Simulación funcional del divisor de reloj
13
Descripción esquemática del circuito de parpadeo
14
Simulación funcional del circuito de parpadeo
15
Descripción de la UC
16
Simulación funcional de la UC
17
Descripción de los circuitos auxiliares
18
SIMULACIÓN FUNCIONAL(solo peatones)
19
SIMULACIÓN FUNCIONAL(peatones y coches)
20
SIMULACIÓN TEMPORAL(solo peatones)
21
SIMULACIÓN TEMPORAL(peatones y coches)
22

• ESTIMACIÓN DE LOS
• RECURSOS LÓGICOS
• Según lo descrito previamente, deducimos que para
  realizar el sistema
• de control del semáforo son necesarios los
  siguientes recursos
• 18 biestables distribuidos de la siguiente
  manera
• - 1 biestable para el divisor de frecuencia
• - 2 biestables para el temporizador
• - 11 biestables para la unidad de control
• - 1 biestable para los circuitos de
  memorización
• - 2 biestables para los circuitos de
  sincronización
• - 1 biestable para el circuito simulador de
  parpadeo
• 2 terminales específicos para las señales de
  reloj CLK y de RESET
• 3 terminales de entrada para los pulsadores
• 2 terminales de salida para las luces del
  semáforo

23
CONCLUSIONES

• En total suman 25 macroceldas, de un solo
  biestable, y 5 terminales de entrada.
• Con todo esto decidimos que el PLD más adecuado
  es el PLD XC9536-PC44-15 que contiene 36
  biestables.
• Sin embargo, al intentar implementar dicho
  sistema con la herramienta de CAD Foundation ISE
  de Xilinx, obtuvimos que el dispositivo necesario
  es el PLD XC9572-7-PC44, con un aprovechamiento
  del 69 de macroceldas, 61 de registros y 21 de
  pines.