DDR SDRAM ???

1
DDR SDRAM???????????
2
?????

• ??DDR????
• DDR?SDR
• DDR SDRAM???
• ???????
• CoolRunner-II?DDR SDRAM??????
• CoolRunner-II?DDR SDRAM????

3
??DDR????

• DDR??Double Data Rate
• ???????????2???????????????????
• ???????????????????????????????2????

4
DDR?SDR?????

• DDR?SDR?????????
• ??????
• ??????????????
• ????????????
• ????????????
• ???????????????????
• SDR???????(clk?posedge)
• DDR?????????????????????????2??????????????????
  ???(DQS)???

5
??????????????

• ?????????????????????????????DDR???????
• DDR????????(DQS)?????????????????????????????????
  ?????
• WRITE(????)??????????DQS???????
• READ(????)???DDR SDRAM?DQS???????

6
DDR???

• DDR?????????(CLK?CLK)????????
• ????????/????????????????
• DDR???????????????????????(DLL)???
• ??????????????????????????????
• SSTL_2???????
• DDR?2n-????????????????
• ????????????????????2?

7
SDR?DDR???
8
CoolRunner-II DDR SDRAM??????
9
CR-II / DDR?????
VTT VREF ??
2.5V/1.8V ??????
CR-II DDR SDRAM
10
SSTL_2????
11
CR-II / DDR????
VTT
VTT
VTT
128 Mb DDR SDRAM
ZO 50 Ohm
VREF
12
CPLD????

• DDR SDRAM??????????????XC2C256???
  (DDR????????50)
• ???????
• ????????????
• DDR??????
• ????????
• ??????/??????(LFSR)
• ???????????

13
CPLD?????
12
8-??? LFSR
?????? ????
ddr_a
2
ddr_ba
8
ddr_dq
rfsh_flag
DDR ?????? ???????
ddr_dqs
int_cmd
ddr_cke
ddr_cs
??? / ??????? ???????
int_data
ddr_ras
int_addr
ddr_cas
ddr_we
ddr_clk
ddr_clkn
???????
14
DDR????
15
SDRAM????????
??? ????
?????
?????
22 21 20 19 18 17 16 15 14 13
12 11 10 9 8 7 6 5 4 3 2 1
0
???????????

• 23?????????????? 128 MB???
• SDRAM??????????????
• ?????????????????????????

16
????????
17
??????????????
18
DDR???????
19
DDR???????
20
DDR??????????
T 7.5 ns
sys_clk
tCO 5 ns
ddr_clk
ddr_clkn
T 15 ns
7.5 ns DDR Clock Period 15 ns (133
MHz) (66.67 MHz)
21
DDR???????(Tco)
sys_clk
ddr_clk
ddr_clkn
22
DDR???????(VMP)
sys_clk
ddr_clk
ddr_clkn
23
???/??????????

• ??/??????????????/???????????????

24
???????(????)????

• CPLD??????DQS
• DQS?DQ????????????

25
???????(????)????

• DQS?????DQ????????
• ???(????)?BURST TERMINATE??????????????

26
???????????????
sys_clk
ddr_clk
ddr_clkn
ddr_dq
D0
D1
ddr_dqs
DVW
DVW
CPLD captures data
DVW tCK/2 - tAC(max) tAC(min) 7.5 ns -
(0.75 ns) (-0.75 ns) 6 ns
27
????????????
ddr_dqs
ddr_dq(0)
ddr_dq(1)
ddr_dq(2)
28
???????(????2)
ddr_clk
ddr_dqs
ddr_dq(0)
ddr_dq(1)
29
???????(????4)
ddr_clkn
ddr_clk
ddr_dqs
ddr_dq(0)
30
???????(????8)
ddr_clkn
ddr_clk
ddr_dqs
ddr_dq(0)
31
????????

• ???????????????????????????????????????
• ??????????????ACTIVE??????????????????????????????
  ??
• ??PRECHARGE???READ/WRITE???A10????????????
• ???PRECHARGE?????????(tRP????????)

32
????????????

• 15.625µs????????????
• ??????????????????
• 140.6µs????8????????????????????

33
DDR SDRAM????

• DDR SDRAM??????????????
• Micron
• Infineon
• Cypress
• Samsung
• ??
• ???

• Hyundai
• IDT
• ??
• SiberCore
• ??

34
? ?

• ??????DDR SDRAM???100 MHz???
• ??DDR?????SDR SDRAM??????????????
• DDR?CoolRunner-II???????????????????????????XAPP3
  84???????

35
??????
36
??
Burst 2
8-bit LFSR
Test Control Logic
8
8
Upper Byte
int_data150
Lower Byte
DDR Control Logic
ddr_dq70
37
??
DDR???????????
DDR??????????
MSB LSB
MSB LSB
38
??
39
SDRAM??
40
SDR????????
41
DDR????????
Col0
42
SSTL_2????
43
DDR??????
8-bit LFSR
int_data (TEST SM Logic)
D
Q
lfsr_clk (TEST SM Logic)
ddr_dq70
T
Q
ddr_clk
DualEdge
DDR SM Logic
D
ddr_write_en
Q
ddr_clk
ddr_dqs_t
T
ddr_dqs
Q
ddr_clk
DualEdge
44
DDR??????
DDR SM Logic
ddr_read_en
T
Q
ddr_clk
DualEdge
ddr_dqs
CE
ddr_dq70
D
int_data_rd158
Q
sys_clk
LED Board Logic
ddr_dqs
CE
ddr_dq70
D
int_data_rd70
Q
sys_clk
45
CLK/CLK??