Aucun titre de diapositive

1
INTRODUCTION
2
INTRODUCTION
ITRS International Technology Roadmap for
Semiconductor
3
INTRODUCTION
4
INTRODUCTION
Loi de Moore Densité double tous les 18 mois
5
INTRODUCTION
6
INTRODUCTION
Bipolaire
Technologie
CMOS
BiCMOS ?
Faible intégration
Mémoires, CPU
Densité des composants
SoC
Mainframe
PC
Applications
Télécom
7
INTRODUCTION
Conception analogique et mixte

• Problèmes rencontrés
• Coût et durée de développement
• Probabilité de reprises élevée
• Testabilité

Exemple typique de circuit mixte!
Surface
Effort
8
INTRODUCTION
Outils actuels de CAO mixtes (partie analogique)

• Description et simulation comportementale
• VHDL-AMS Extension Mixed Signal Design de
  VHDL
• Circuits à capacités commutées
• Simulateurs spécifiques à temps discret
• Synthèse de filtres
• Simulation électrique
• Spice avec améliorations (algorithmique,
  intégration framework,
• simulation mixte)
• Modèles MOS en cours de standardisation (BSIM
  V3.3, )
• Problèmes restants bruit, dispersions, temps
  CPU
• Dessin et placement routage
• Générateurs de transistors, extraction de
  parasites, routage avec
• contraintes

9
INTRODUCTION
Support de la méthodologie Top-Down
Fonctionnalités recherchées
Exemples
Interface ligne téléphonique

• Estimation à priori des coûts et perf.
• (faisabilité des spécifications)
• Validation avant réalisation des
• spécifications (simulation)
• Assistants pour la conception à
• chaque niveau dabstraction
• Génération automatique de modèles
• pour le niveau dabstraction sup.
• Validation globale du système
• Réutilisation dexpertise de conception
• existante

CAN, Filtre
A.Op., Intégrateur Comparateur
Spécifications
Modèle
10
INTRODUCTION
Méthodes de synthèse
Dérivation du modèle
Définition de la procédure
11
INTRODUCTION
Tendances actuelles

• Développement doutils de productivité pour
  concepteurs expérimentés
• assistants pour le layout
• meilleure intégration de différents niveaux de
  représentation
• outils spécifiques pour certaines fonctions
  (filtres, CAN, CNA, )
• Amélioration des simulateurs
• intégration de points
• nouveaux modèles pour technologies fortement
  submicroniques
• Adaptation des outils aux nouvelles exigences
• basse tension faible consommation
• montée en fréquence
• Portabilité (IP-ReUse)

12
INTRODUCTION
13
CMOS ANALOGIQUE
Amplificateur simple
dimensions du transistor MOS W (largeur) L
(longueur)
14
CMOS ANALOGIQUE
Variante
dimensions du transistor MOS W (largeur) L
(longueur)
15
CMOS ANALOGIQUE
Transistor MOS
NMOS Vtn0.5V Kn200uA/V2
CMOS 0.18-0.35um tox5nm Vdd1.5-3.3V
PMOS Vtp-0.6V Kp70uA/V2
16
CMOS ANALOGIQUE
Modes de fonctionnement
grille
drain
source
p
bloqué (faible inversion) VgbltVtn
conducteur (forte inversion) Vgb?Vtn Vds0
linéaire Vgb?Vtn 0ltVdsltVgs-Vtn
saturé Vgb?Vtn Vds?Vgs-Vtn
17
CMOS ANALOGIQUE
Layout CMOS
18
CMOS ANALOGIQUE
Caractéristiques DC Ids/Vds
Equations ? modèle (EKV, BSIM3V3, ...) ? mesures
!
Vgs
KP mCox
19
CMOS ANALOGIQUE
Caractéristiques DC Ids/Vgs
Vbs
Vt
Vt Vt0 g ( ( 2 f F - Vbs )½ - ( 2 f F
)½ )
paramètres technologiques "body factor" g ?
0.9V½ (nmos) g ? 0.5V½ (pmos) "surface
potential" f F ? 0.3V (nmos) f F ? -0.3V
(pmos)
20
CMOS ANALOGIQUE
Caractéristiques AC
droite de charge
pente gm
pente gd
Vdd
21
CMOS ANALOGIQUE
linéaire
saturé
b ( vgs - Vt )
b vds
( 2b Ids ) ½
transconductance
b ( vgs - Vt - vds )
l Ids
conductance de sortie
d Ids
gmb
d Vbs
transconductance du canal
22
CMOS ANALOGIQUE
Caractéristiques AC Influences

• Gain plus élevé en zone saturé (gmgtgtgd)
• Facteurs influants Ids, Vgs(Vgs-Vt), W/L (b),
  L(l)

Vds
Vgs
gm / Vgs
gd / Vds
23
CMOS ANALOGIQUE
Caractéristiques AC Influences

• Dimensionner le transistor par les paramètres
  indépendants
• et non fixés par larchitecture

24
CMOS ANALOGIQUE
Exemple de conception
forte inversion, saturation Vt1 lt Vin lt
VDD Vin-Vt1 lt Vout lt VDD-Vt2
VDD3.3V VSS0V
gainpente_at_VDD/2
Vin pour polarisation statique
25
CMOS ANALOGIQUE
Composants parasites
AchWL (surface du canal) Assurface de la
source Adsurface du drain Pspérimètre de la
source Pdpérimètre du drain DLdiffusion
latérale (0.05um) Coxcapacité oxyde/um2
(5fF/um2) Cj0capacité jonction verticale
(0.2fF/um2) Cjsw0capacité jonction parois
(0.2fF/um) CjsCj0/(1VSB/F0)1/2 CjdCj0/(1VDB/F0
)1/2 CjswCjsw0/(1VSB/F0)1/2
off CgsCgdCoxWDL CgbWLCox CsbAsCjs CdbAdCjd
saturation CgsCox(2Ach/3WDL) CgdCox(WDL) Csb(A
sAch)CjsPsCjsw CdbAdCjdPdCjsw
linéaire CgsCgdCox(Ach/2WDL) Csb(AsAch/2)Cjs
PsCjsw Cdb(AdAch/2)CjdPdCjsw
26
CMOS ANALOGIQUE
Analyse ac du circuit
Cin Cgs1 Av0Cgd1
g2 gd1 gd2 gm2
Cd Cgd1 Cdb1 Cdb2 Cgd2
schéma équivalent avec prise en compte de
capacités
bande passante ? p1
bande passante à -3dB
27
CMOS ANALOGIQUE
Structure à BP élevée
g2' gd1 gd2 gm2 gd3 gm3 gtgt g2
bande passante gtgt gain ltlt GBW constante
28
CMOS ANALOGIQUE
Bruit

• Deux sources principales

29
CMOS ANALOGIQUE
Bruit
30
CMOS ANALOGIQUE
Bruit
densité spectrale de puissance (power spectral
density)
rapport signal à bruit (signal to noise ratio)

• le bruit définit la limite inférieure pour un
  signal utile

31
CMOS ANALOGIQUE
Distorsion

• transmission idéale transmission linéaire d'un
  signal
• composants actifs introduisent non-linéarités
• slew rate
• saturation
• horloge (pour circuits mixtes)
• méthode d'évaluation

FFT

• la distorsion définit la limite supérieure pour
  un signal utile

32
CMOS ANALOGIQUE
Dynamic range

• tension de sortie utile maximale Voutmax
• déterminée par la distorsion
• tension de sortie utile minimale Voutmin
• déterminée par le bruit
• DR Dynamic Range Voutmax / Voutmin

33
CMOS ANALOGIQUE
Structures à gain élevé (1)
cascode
34
CMOS ANALOGIQUE
Structures à gain élevé (2)
cascode actif
inconvénients dynamique réduite bande passante
réduite (boucle)
35
CMOS ANALOGIQUE
Structures à gain élevé (3)
Cascode replié
structure adaptée aux faibles tensions
d'alimentation
36
CMOS ANALOGIQUE
Adaptation dimpédances
réducteur d'impédance
application typique amplificateurs opérationnels
37
CMOS ANALOGIQUE
Amplificateur drain commun
caractéristiques Zin ? 1/pCgs Zout ? 1/gm1 Av ? 1
autre fonction cellule de décalage de niveau dc
38
CMOS ANALOGIQUE
Adaptation dimpédances
Rehausseur d'impédance
application typique photodétection (fibres
optiques)
39
CMOS ANALOGIQUE
Amplificateur grille commune
caractéristiques Zin ? 1/gm1 Zout ? 1/(gd1gB) Ai
? 1
gmb1 Vbs ? 0 pour process n-well
!
40
CMOS ANALOGIQUE
Amplificateur différentiel
Pourquoi différentiel ? élimination du mode
commun réduction harmoniques paires
M1 et M2 sont des transistors identiques
(matched) régime saturé
41
CMOS ANALOGIQUE
Signaux différentiels
si l'on attribue (arbitrairement) Vi Vi1 Vi-
Vi2 Vo Vo1 Vo- Vo2
valeurs différentielles VID Vi-Vi-
Vi1-Vi2 VOD Vo-Vo- Vo1-Vo2 Ad vod/vid
?VOD/?VID
valeurs mode commun VICM ViVi- Vi1Vi2 VOCM
VoVo- Vo1Vo2 Acm vocm/vicm ?VOCM/?VICM
common mode rejection ratio CMRRAd/Acm
42
CMOS ANALOGIQUE
Analyse petit signal

• l'analyse du circuit complet est difficile
• la difficulté augment lorsque l'on prend on
  compte les capacités
• utilisation du concept "demi-circuit"
  séparation du schéma en parties différentielle et
  mode commun

43
CMOS ANALOGIQUE
Analyse demi-circuit

• hypothèses
• M1M2
• R3R4

44
CMOS ANALOGIQUE
Réalisation classique

• entrée différentielle
• sortie simple ("single-ended")
• la sortie en courant ou en tension dépend de la
  charge

goutgd1gd3
45
CMOS ANALOGIQUE
Miroir de courant
M1 toujours saturé M2 saturé si VDS2gtVGS1-VT2

• l'erreur DI2 a deux principales sources
• l'erreur due à la conductance de sortie
  DI2gout(VDS2-VDS1)
• minimisation de gout par dimensionnement ou par
  architecture
• l'erreur due aux dispersions technologiques DVT,
  DKP
• minimisation des effets par layout soigné
  (matching)

46
CMOS ANALOGIQUE
Miroirs améliorés
conditions d'opération forte inversion VGS1VGS3gt
2VT saturation VoutgtVT
47
CMOS ANALOGIQUE
Amplificateur opérationnel
48
CMOS ANALOGIQUE
Circuit simple de polarisation

• Equivalent pont diviseur
• transistor monté en
• diode ? résistance (non-linéaire)

• sensible aux variations de l'alimentation
• valeur de référence peu précise (dispersions)

49
CMOS ANALOGIQUE
Circuit bandgap

• génère une tension de référence stable
• nécessite des transistors bipolaires !
• transistors bipolaires en technologie CMOS
  transistors de caisson

• le collecteur est toujours relié au substrat
• pour une technologie "n-well", le potentiel du
  substrat est VSS, le transistor réalisé est de
  type pnp

50
CMOS ANALOGIQUE
Circuit bandgap

• VrVEB1VR1
• VR2VEB1-VEB2DVEB
• IR3IR2
• VR3DVEB(R3/R2)
• VR3VR1
• VrVEB1DVEB(R3/R2)
• DVEB(kT/Q)ln(J1/J2)

• tension de référence générée (Vr)
• indépendante des variations sur la tension
  d'alimentation
• proportionnelle à la température absolue (PTAT)

51
CMOS ANALOGIQUE
Entrée n Entrée p

• SR ID5/Cc 2ID1/Cc 2ID1?ugf/gm1
• gm/ID plus faible pour transistors pmos ? SR
  plus élevé
• gm7 plus élevée si transistors nmos (2nd étage)
• ? gain, stabilité, bande passante plus élevés
• bruit 1/f réduit pour transistors pmos
• bruit thermique réduit pour gm élevée
  (transistors nmos)
• 1er étage p SR, stabilité, bande passante,
  bruit 1/f
• - bruit thermique

52
CMOS ANALOGIQUE

• pour transistors où W/L gtgt 1 structures pour
  forme carrée et optimisation des capacités
  parasites

structures interdigitée et gaufre
53
MODELE SPICE DES TRANSISTORS MOS
Structure géométrique dun NMOS
54
MODELE SPICE DES TRANSISTORS MOS
MODELE SPICE DES TRANSISTORS MOS
Spice Level 1 Résumé
Dépendance exponentielle de la concentration en
porteurs libres
55
MODELE SPICE DES TRANSISTORS MOS
MODELE SPICE DES TRANSISTORS MOS
Spice Level 1 Résumé
Modèle larges signaux

• Transistor OFF VGSltVTH

et
Tension de seuil du transistor pour VSB0

• Transistor ON en régime saturé
• - VGS?VTH et VDS? VGS - VTH
• - VGS?VTH et VDS ? VGS - VTH

56
MODELE SPICE DES TRANSISTORS MOS
MODELE SPICE DES TRANSISTORS MOS
Spice Level 1 Résumé

• Capacités en régime saturé

AD et PD représentent respectivement laire et le
périmètre du drain
57
MODELE SPICE DES TRANSISTORS MOS
MODELE SPICE DES TRANSISTORS MOS
Spice Level 1 Résumé
Petits signaux
58
MODELE SPICE DES TRANSISTORS MOS
MODELE SPICE DES TRANSISTORS MOS
Spice Level 1 Résumé
On linéarise le modèle larges signaux autour du
point de polarisation IDS0 f(VGS0, VDS0, VSB0)
en prenant le développement limité à lordre 1 de
lexpression de IDS.
59
MODELE SPICE DES TRANSISTORS MOS
Modèles récents (BSIM, EKV, )
Remarque Le modèle LEVEL2 a été largement
utilisé pour la simulation des circuits
analogiques jusquà ces dernières années. Il
lest de moins en moins car on a tendance à
polariser les TMOS autour de cette zone critique
faible inversion/forte inversion. Ainsi, les
technologues (ou fondeurs) fournissent maintenant
des modèles plus élaborés, tels que le modèle
SPICE BSIM, le modèle EKV,...
La nappe électronique napparaît pas
 instantanément  lorsque le potentiel de
surface vs devient égal à 2FP (VGSVTH). En
réalité, entre linversion faible et linversion
forte existe une zone dinversion modérée où le
courant IDS provient à la fois dun courant de
conduction par les électrons du canal naissant et
dun courant de diffusion à travers la ZCE.
60
MODELE SPICE DES TRANSISTORS MOS
Modèles récents (BSIM, EKV, )
On peut montrer quà courant de polarisation IDS0
constant, la plus grande transconductance gm est
obtenue lorsque le MOS est en inversion
modérée (en toute rigueur lorsque le TMOS est en
inversion faible malheureusement, dans ce cas
les courants sont si faibles quil est souvent
impossible de charger et décharger les capacités
assez rapidement!). Dautre part, les gains
des amplificateurs sont toujours proportionnels
au gm du transistor dentrée. Ainsi, cest en
polarisant le MOS en inversion modérée quon
l utilise le plus efficacement possible. Cest
la raison pour laquelle les modèles
retraçant correctement le fonctionnement du MOS
dans tous les modes (inversion faible, modérée ou
forte - régime linéaire ou saturé) sont de plus
en plus utilisés pour la conception de circuits à
faible consommation (électronique embarquée).
61
MODELE SPICE DES TRANSISTORS MOS
Inversion modérée
Les modes dinversion sont ainsi définis
inversion modérée
inversion faible
62
MODELE SPICE DES TRANSISTORS MOS
Inversion modérée
Pour un VDS donné (suffisamment élevé), faisons
varier la tension VGS et traçons le courant IDS
donné par le modèle LEVEL2. Au départ, VGS lt Von
VTH n kT/q et le MOS est en mode dinversion
faible. IDS est alors donné par (le fait que
VDS soit élevé ou non nest pas pris en compte
par le modèle!)
Lorsque VGS atteint Von, IDS atteint Ion et pour
VGS gt Von, le MOS passe en mode dinversion forte
avec un canal saturé (VDS élevé). IDS est alors
donné par (LEVEL1)
avec
63
MODELE SPICE DES TRANSISTORS MOS
Inversion modérée
Cette discontinuité dans la caractéristique de
gmf(VGS) est source de problèmes de convergence
lors des simulations.
64
MODELE SPICE DES TRANSISTORS MOS
Inversion modérée
Plus grave encore, la valeur de gm pour VGS
proche de Von est surestimée ce qui conduit à des
résultats de simulations très peu réalistes si le
MOS est polarisé dans cette zone, à savoir la
zone dinversion modérée!
65
MODELE SPICE DES TRANSISTORS MOS
Conclusion
Le modèle LEVEL1 est utilisé pour le
dimensionnement manuel des circuits. Le LEVEL2
peut être utilisé en simulation lorsque les
transistors sont placés en inversion forte,
c est à dire pour
Lorsque VGS est proche de VTH, on est en
inversion faible et les résultats donnés par le
LEVEL1 ou le LEVEL2 sont à prendre avec une
grande précaution. On utilise alors des modèles
récents comme le BSIM ou lEKV pour les
simulations. ? Modèles propriétaires (fondeurs)
proches de ces modèles
66
SIMULATEUR SPICE-LIKE
Types danalyse

• Point de polarisation (.OP)
• Caractéristique de transfert (.DC)
• Réponse temporelle ou transitoire (.TRAN)
• Réponse fréquentielle (.AC)
• Bruit (.NOISE)

Remarque Suivant le simulateur utilisé
(CdsSpice, Spectre, HSPICE, ELDO,...), il est
possible de faire dautres types danalyse -
analyse de Fourier - calcul des pôles et
zéros - analyse en température - analyse
paramétrique (variation de la taille dun
transistor,...)
67
SIMULATEUR SPICE-LIKE
Analyse OP ou DC
Application typique - Point de polarisation
(détermination du mode dinversion et du régime
de fonctionnement) - Caractéristique de transfert
Modèle statique du MOS
Une simu DC une suite de simus OP
68
SIMULATEUR SPICE-LIKE
Analyse transitoire (TRAN)
Applications typiques - slew-rate dun
ampli-op - temps de réponse dun comparateur -
temps de réponse dune porte logique - ...
Modèle larges signaux (incluant les capacités)
69
SIMULATEUR SPICE-LIKE
Remarques 1) La simulation transitoire tient
compte des capacités 1 capa C Û 1 résistance
1 source de courant dont la valeur dépend de C
et Dt (pas de temps) 1 simulation transitoire
1 suite de simulations OP à chaque pas de
temps, avec les capacités remplacées par des
couples résistance/source de courant 2)
Réduction de la durée de simulation par contrôle
automatique du pas de temps 3) Réglage des
paramètres de convergence (durée de simulation,
précision) 4) Choix de la méthode
dintégration - Backward Euler - Méthode des
trapèzes - Gear Two
70
SIMULATEUR SPICE-LIKE
Analyse fréquentielle (AC)
Après calcul du point de polarisation, la
simulation AC linéarise le circuit autour de ce
point en utilisant le modèle CAO petits signaux,
puis calcule la réponse fréquentielle à chaque
noeud du circuit. N.B. La source vin petits
signaux doit être de type ac!
Application typique - diagramme de Bode (on
choisit comme amplitude pour vin, vin 1)
71
SIMULATEUR SPICE-LIKE
Simulation du bruit
Autour du point de polarisation, le circuit
est linéarisé (utilisation du modèle petits
signaux). Les sources de bruit internes aux
composants sont ajoutées et le simulateur calcule
la densité spectrale de bruit en chaque nœud (ou
sur le nœud précisé selon le simulateur). En
général, on précise aussi une source (lentrée)
et le simulateur fournit la densité spectrale de
bruit ramenée à lentrée
72
SIMULATEUR SPICE-LIKE
Moteur de calcul
Netlist Choix de lAnalyse et des Paramètres de
convergence
Construction de la matrice nodale (lois de
Kirchoff)
Simu OP (Résolution dun système déquations
non-linéaires)
Point suivant
Calcul de Dt et Transformation des capa.
TRAN?
AC ou Bruit?
73
SIMULATEUR SPICE-LIKE
Convergence
Les simulations peuvent parfois poser problème
car rien nassure la convergence de la méthode de
résolution du système déquations non linéaires
(en général, méthode de Newton-Raphson, méthode
itérative), sauf si 1) Le point de départ de
la méthode est suffisamment proche de la
solution 2) Les modèles des composants sont
continûment différenciables pour pouvoir
construire la matrice Jacobienne (J) de la
méthode de Newton-Raphson 3) La solution est
unique (J non singulière!) Le point de départ de
la solution (point 1) peut être fixé par
lutilisateur. Le point 2) est en général vérifié!
74
SIMULATEUR SPICE-LIKE

• En revanche, le point 3) dépend
• de la topologie du circuit
• des stimuli utilisés et du comportement des
  composants non-linéaires
• des modèles utilisés

Illustration de cas pouvant conduire à J
singulière
1) Mauvaise topologie de circuit
Les simulateurs SPICE incluent en général un
contrôleur de topologie recherchant en
particulier les nœuds sans chemin DC vers la
masse. Si le cas se présente, lerreur ainsi que
le nœud impliqué sont indiqués à lutilisateur.
75
SIMULATEUR SPICE-LIKE
Illustration de cas pouvant conduire à J
singulière
2) Modèle utilisé inapproprié
La solution nest pas unique Þ J est
singulière avec le modèle LEVEL1 (l 0).
Le simulateur ne détecte pas ce type de problème.
Il se contente dindiquer quil na pu converger
Þ à lutilisateur de choisir un modèle correct!
76
SIMULATEUR SPICE-LIKE
Illustration de cas pouvant conduire à J
singulière
3) Stimuli DC utilisés et comportement des
éléments non-linéaires
Solution
SPICE résout ce problème en ajoutant une
conductance GMIN ( 10-12 W-1 par défaut) aux
bornes de tout composant non linéaire. N.B.
GMIN doit être assez faible pour ne pas dégrader
la précision des résultats.
77
SIMULATEUR SPICE-LIKE
Autre problème pouvant conduire à une non
convergence en DC

• Il faut absolument éviter dutiliser de très
  petites résistances flottantes car on
• peut montrer que les critères de convergence
  peuvent nêtre jamais satisfaits en
• dessous dune certaine valeur de résistance (pour
  quils soient satisfaits, on serait
• conduit à des précisions inférieures à la
  résolution de la machine!).
• Ces résistances se rencontrent comme
• résistances parasites des composants
  semi-conducteur
• résistances utilisées en ampère-mètre

Remarques 1) Au lieu dutiliser des
résistances comme ampère-mètre, il faut
utiliser une source de tension DC nulle. SPICE
calcule automatiquement le courant dans toute
source de tension indépendante.
78
SIMULATEUR SPICE-LIKE
Remarques 1) Au lieu dutiliser des
résistances comme ampère-mètre, il faut
utiliser une source de tension DC nulle. SPICE
calcule automatiquement le courant dans toute
source de tension indépendante. Elle tient donc
lieu dampère-mètre sans perturber le
circuit! 2) Dans SPECTRE, les résistances
parasites inférieures à une certaine
valeur (contrôlée par MINR) sont automatiquement
retirées lors dune analyse DC. Néanmoins, sil
est indispensable de tenir compte des résistances
parasites, il faut diminuer le critère de
convergence absolue (abstol dans SPICE). 3) De
très petites valeurs de résistance (1 mW)
entraînent en général des matrices mal
conditionnées, ce qui favorise aussi les
problèmes de convergence.
79
SIMULATEUR SPICE-LIKE
Solutions aux problèmes de convergence
Bien que les dernières versions de simulateurs
circuit implémentent de plus en plus dastuces
pour éviter les problèmes de convergence en DC,
lutilisateur se trouve encore parfois confronté
à ce problème, notamment lorsque le
circuit atteint une taille non négligeable (gt 50
éléments par exemple). Lutilisateur peut alors
SPICE cherche la solution DC du système
incluant le sous-circuit A. Une fois la solution
trouvée, il supprime A et résout de nouveau le
système N.B. Il nest pas nécessaire dindiquer
le point de départ de tous les noeuds du circuit!
80
SIMULATEUR SPICE-LIKE

• forcer la valeur dun nœud (avec SPECTRE)

Même principe que le .NODESET, mais SPECTRE
conserve la solution obtenue en incluant le
sous-circuit A. Il ne résout pas de nouveau le
circuit!

• utiliser la méthode de continuité (Continuation
  method)

Principe On doit résoudre le système
non-linéaire f(v) f(v(l),l) 0, où l est un
paramètre du système (par exemple la valeur de
GMIN).
On fait alors varier pas-à-pas l, dune valeur où
la solution du système est facile à obtenir
jusquà la valeur finale correspondant au circuit
réel (l GMIN 10-12 W-1, par exemple) et pour
laquelle la solution aurait été impossible à
obtenir directement. La solution obtenue au pas
n-1 (ln-1) est utilisée comme point de départ
pour résoudre le système au pas n.
contrôlé par le paramètre ITL6 précisant le nb
de pas pour (allant de 0 à 1).
SPICE2 source-stepping SPICE3/SPECTRE
gmin-stepping
81
SIMULATEUR SPICE-LIKE
SPICE2 source-stepping - SPICE3/SPECTRE
gmin-stepping contrôlé par le paramètre ITL6
précisant le nb de pas pour l (allant de 0 à 1).
Source-stepping
Les sources de tension et de courant sont toutes
mises à 0 (l0) puis incrémentées jusquà leur
valeur finale (l1).
Gmin-stepping
Une résistance nulle est placée en parallèle avec
tous les éléments non-linéaires (transistors,
diodes,...) puis sa valeur est incrémentée jusquà
la valeur finale 1/GMIN 10-12 W (valeur par
défaut).
82
SIMULATEUR SPICE-LIKE

• Récapitulation des remèdes à appliquer lors dun
  problème de convergence DC

1) Résoudre les problèmes de topologie (un
warning est généralement donné concernant les
nœuds sans chemin DC jusquà la masse) 2)
Vérifier que les paramètres de modèle soient dans
des gammes de valeurs correctes. Spectre le
contrôle automatiquement si loption param est
validée! 3) Eliminer les résistances flottantes
de faibles valeurs. 4) Utiliser NODESET pour
fixer le point de départ de Newton-Raphson
sur les nœuds soupçonnés délicats. En général, le
dimensionnement manuel préliminaire permet de
connaître les points de polarisation! 5) Forcer
un nœud (avec Spectre) le cas échéant
83
SIMULATEUR SPICE-LIKE
6) Utiliser la méthode de continuité en précisant
une valeur non nulle pour ITL6 (SPICE2) 7)
Augmenter ITL1, nombre ditérations maximum lors
du calcul du point de polarisation, et ITL2,
nombre ditérations maximum lors dune analyse DC
(SPICE2) 8) Augmenter GMIN (10-12 W-1 par
défaut). Attention de ne pas trop perturber le
circuit dorigine! 9) Définir la région de
fonctionnement des transistors sensibles (OFF ou
ON) 10) En cas de difficultés de convergence au
cours dune analyse DC, diminuer le pas
de lanalyse 11) Jouer sur les critères de
convergence abstol, reltol. 12) Diviser le
circuit en sous-circuits simulables. Déterminer
pour chaque sous-circuit son point de
polarisation. Puis utiliser ces points de
polarisation précédants comme NODESET sur le
circuit complet.
84
SIMULATEUR SPICE-LIKE
Précision des résultats

• Elle est affectée par trois points
• la précision des modèles
• GMIN
• les critères de convergence

Précision des modèles
Plus le modèle est proche de la réalité, plus le
résultat sera précis. Attention, si le modèle
inclue des résistances de très faibles valeurs,
des problèmes de convergence peuvent apparaître!
GMIN, conductance minimale
Aux bornes de tout élément non linéaire, les
simulateurs circuits introduisent des
conductances GMIN pour des raisons de convergence
85
SIMULATEUR SPICE-LIKE
La valeur par défaut usuelle, GMIN 10-12 W-1
nintroduit pas derreur appréciable, sauf par
exemple dans le cas de circuits à capacités
commutées où les capacités doivent souvent
tenir la tension sur une longue période de
temps. Dans ce cas, essayer de mettre GMIN à 0,
en espérant que le .OP convergera!
86
SIMULATEUR SPICE-LIKE
Critères de convergence
1) Méthode numérique de résolution
Les simulateurs circuits usuels formulent les
lois de Kirchhoff sous forme matricielle. On peut
montrer que le jeu minimum dinconnues peut se
réduire aux potentiels des nœuds du circuit
(exceptée la masse - cest la référence!)
associés aux courants dans les sources de
tension. Ainsi, pour traduire le fonctionnement
électrique du circuit, il suffit décrire la loi
de Kirchhoff sur les courants
qui se traduit par un système de n équations non
linéaires à n inconnues vi (par souci de
simplification, on appelle aussi vi le courant
dans une source de tension!)
87
SIMULATEUR SPICE-LIKE
Le nombre n est égal au nombre de nœuds du
circuit plus le nombre de source de tension. A
une dimension (n1), la méthode de résolution
(Newton-Raphson) sillustre ainsi
La solution naura convergé quaprès une infinité
ditérations!
Il faut trouver des critères darrêt ou critères
de convergence
2) Critères de convergence
Le simulateur considère quil a convergé si les
deux critères suivant sont vérifiés simultanément
- Critère sur le résidu (Residue Convergence
Criterion - RCC) - Critère sur litération
(Update Convergence Criterion - UCC)
88
SIMULATEUR SPICE-LIKE
a) Critère sur le résidu (Residue Convergence
Criterion - RCC)
Par défaut
N.B. abstol est appelé iabstol dans Spectre.
b) Critère sur litération (Update Convergence
Criterion - UCC)
Par défaut
N.B. vntol est appelé vabstol dans Spectre.
89
SIMULATEUR SPICE-LIKE
Remarques 1) Le critère relatif (reltol)
permet de saffranchir de la valeur absolue du
potentiel au noeud (ou des courants entrant).
Ainsi, on peut simuler des circuits à potentiels
(et/ou courants) élevés ou faibles, sans avoir à
ajuster le critère de convergence. 2) Le critère
de convergence absolu (vntol ou abstol) permet au
simulateur de converger même pour des potentiels
(ou courants) très faibles. Sil nexistait pas,
le critère à vérifier retol.Vimax serait si
faible (pour des Vimax très faibles) quil
engendrerait un nombre ditérations trop grand,
ou une impossibilité de converger en raison de la
résolution minimale de la machine. 3) Le critère
sur litération est important lorsque limpédance
au noeud i est faible
Une très faible variation de VD engendre une très
grande variation du courant I entrant au noeud
i ? Le UCC sera vérifié au noeud i mais pas le
RCC.
90
SIMULATEUR SPICE-LIKE
SIMULATEUR SPICE-LIKE
Remarques 3) Le critère sur litération est
important lorsque limpédance au noeud i est
faible
Une très faible variation de VD engendre une très
grande variation du courant I entrant au noeud
i ? Le UCC sera vérifié au noeud i mais pas le
RCC.
4) Le critère sur le résidu est important lorsque
limpédance au noeud i est forte
Pour une grande gamme de VDlt0, le courant I
entrant au noeud i ne change pratiquement pas
? Le RCC sera vérifié au noeud i alors que le
UCC peut ne pas lêtre!
91
TECHNOLOGIE CMOS
Eléments intégrables en technologie CMOS
Résistances
Résistance diffusée
Résistance en polysilicium
92
TECHNOLOGIE CMOS
Résistance en polysilicium
NB. Peu sensible à T (température) et
DV contrairement aux résistances diffusées
Contrôle de la valeur absolue dune résistance
difficile mais appairage facile
Contrôle de la valeur absolue
Eviter les dimensions minimales
Eviter les courbures
93
TECHNOLOGIE CMOS
Appairage
Même structure!
Même température
Même forme, même taille
Séparation minimale
Même orientation
Même voisinage
Dimensions non minimales
94
TECHNOLOGIE CMOS
Capacités
Très bonnes capacités
Seule capacité réalisable avec techno CMOS
digitale
Valeur absolue mal contrôlée mais bon appairage
Pb de résistance daccès (Nwell)
Pas de poly2 dans les technos digitales classiques
95
TECHNOLOGIE CMOS
Transistors MOS
En forme de I
96
TECHNOLOGIE CMOS
Autres formes en fonction de la forme de la grille
C ltlt CGS
W
D
L
S
TMOS interdigité (pour W grand)
TMOS en forme de gaufre
TMOS en serpentin
Attention aux densités de courant dans les pistes
de métallisation
Transistor long (L grand) mais compact
CDB et CSB minimales
Int. pour R grande et commandable
Densités de courant!
97
TECHNOLOGIE CMOS
Transistors bipolaires
Pour le bipolaire latérale, E,B et C peuvent être
connectés à nimporte quel potentiel
Le collecteur du bipolaire vertical doit toujours
être relié au potentiel du substrat (potentiel le
plus bas)
Le bipolaire vertical possède généralement
des caractéristiques supérieures au latéral!
98
BLOCS FONCTIONNELS
Amplificateur de base
Etude en larges signaux
Cette étude permet notamment de déterminer les
relations donnant le point de fonctionnement du
circuit.
La tension VIN0 VGS0 et le rapport W/L
définissent le courant Ibias dans le MOS
La résistance de charge RL et VDD définissent le
point de fonctionnement en sortie
99
BLOCS FONCTIONNELS
Exemple numérique
Etude en petits signaux
a) En basses fréquences
On en déduit le gain BF
Le schéma équivalent petits signaux de létage en
basses fréquences (sans inclure les capacités)
100
BLOCS FONCTIONNELS
Application numérique
On a dautre part
b) Comportement en fréquences
La présence des trois capacités CGS, CDG et CL
complique létablissement de la fonction de
transfert Av(s)vout/vin. On va donc étudier dans
un premier temps linfluence de chaque capacité,
individuellement.
101
BLOCS FONCTIONNELS

• Influence de CGS seule

On en déduit
Système passe-bas de pulsation de coupure
102
BLOCS FONCTIONNELS
Application numérique
RS petit (source de tension)
RS grand (résistance de sortie dun étage
amplificateur classique)
Dautre part, limpédance de sortie reste
purement résistive
et limpédance dentrée est purement capacitive
103
BLOCS FONCTIONNELS

• Influence de CL seule

système passe-bas de pulsation de coupure
Application numérique
Capacité parasite des pistes de connexion (25fF)
capacité dentrée de létage qui suit (150fF
par ex.)
104
BLOCS FONCTIONNELS
Application numérique
Pour un W/L50/2, AD 50x2 et PD 2x(502),
ainsi
Finalement,
Dautre part, limpédance reste infinie
et limpédance de sortie est donnée par
N.B. A haute fréquence, Zout devient capacitive.
105
BLOCS FONCTIONNELS

• Influence de CDG seule

La capacité CDG couple directement lentrée et la
sortie par contre-réaction! Le calcul de Av, sans
approximation donne
106
BLOCS FONCTIONNELS
système du premier ordre à un pole et un zéro
effet Miller
107
BLOCS FONCTIONNELS
Application numérique
RS grand (sortie dun étage amplificateur
classique, ex. RS 5 MW)
Tout ce passe comme si CDG avait été rabattue à
lentrée, et multipliée par Av0!
Effet Miller
108
BLOCS FONCTIONNELS
RS petit (ex. RS 1 KW)
En réalité, leffet Miller existe toujours, mais
RS est si faible que cest Z2 (cf. théorème de
Miller) qui détermine la fréquence de coupure
109
BLOCS FONCTIONNELS
Rappel sur le théorème de Miller
En général, si Av est assez grand, Z2 est
négligeable et tout se passe comme si lon
rabattait à lentrée Z multipliée par linverse
du gain.
110
BLOCS FONCTIONNELS
Leffet Miller semble donc très perturbateur
puisquil limite fortement la bande, mais ce
phénomène peut être utile pour stabiliser
lamplificateur. Dans ce cas, on place en
parallèle avec CDG, une capacité de compensation
CC
Choisissons par ex. Cc 50 fF. On a, toujours
pour RS 5 MW
Remarque Le pôle dominant, fc3, est rendu
encore plus dominant. Le zéro se rapproche aussi
de lorigine mais reste tout de même à 476 MHz.
Tous les pôles obtenus jusquà maintenant sont
négatifs, cest impératif pour la stabilité du
système. En revanche la capacité CDG (ou Cc
CDG) introduit un zéro positif.
111
BLOCS FONCTIONNELS
! Avo lt 0 ? -? Zéro positif ou négatif, le
module reste inchangé!
112
BLOCS FONCTIONNELS
Un zéro positif (dans le demi-plan de droite),
engendre un déphasage négatif supplémentaire!
réduction de la marge de phase

• Etude tenant compte de toutes les capacités

Le calcul est similaire à celui mené pour CDG
seule.
113
BLOCS FONCTIONNELS
On trouve
La résolution de léquation du second degré
formée en annulant le dénominateur de Av donne
les deux pôles du système
114
BLOCS FONCTIONNELS
Le zéro, positif, est quant à lui donné par
Comme évoqué précédemment, Cc (donc Cm) est
utilisée pour positionner les pôles et les zéros
du système afin de le stabiliser. Il est donc
intéressant de tracer le lieu des pôles en
fonction de Cm - En général, on trace plutôt le
lieu de log(pd/n) f(log(Cm))
Cm petit (Cc 0 et Cm CDG 0)
En prenant Cm 0, on obtient pour le pole
dominant
de même pour pnd en remplaçant le par un - dans
la racine carrée.
115
BLOCS FONCTIONNELS
(cas général)
Si
Inversement, si
(notre cas!)
Le lieu log(pd/n) f(log(Cm)) est une droite
horizontale pour Cm petit.
Cm grand (Cc )
116
BLOCS FONCTIONNELS
Cm grand (Cc )
Ainsi, le lieu log(pd/n) f(log(Cm)) est une
droite de pente -1 pour Cm grand.
De même, pour le pôle non dominant, on obtient
et le lieu log(pd/n) f(log(Cm)) est une droite
horizontale pour Cm grand.
117
BLOCS FONCTIONNELS
Valeur de Cm à partir de laquelle commence la
séparation des pôles
f (Hz)
Cm augmentant, la séparation des pôles commence
lorsque les termes contenant Cm ne deviennent
plus négligeables dans les expressions de pd et
pnd, i.e. lorsque
fz
99 MHz
fnd
3,1 MHz
séparation des pôles
175 KHz
fd
Cm (F)
118
BLOCS FONCTIONNELS
La séparation des pôles commence donc pour
Inversement, pour Cm ne devenant plus
négligeable, i.e. pour
pnd atteint une valeur limite.
Calcul simplifié des pôles du système (du second
ordre)
119
BLOCS FONCTIONNELS
Par identification avec
120
BLOCS FONCTIONNELS
Remarque
Il se peut (ce nest pas notre cas) que la
séparation ne soit pas suffisante (marge de phase
trop faible) car le zéro sest trop rapproché
et/ou le pnd ne sait pas assez éloigné. On peut
alors jouer sur gm pour éloigner à la fois le pnd
et le pz!
Dautre part, on peut faire une étude identique
pour limpédance dentrée et de sortie qui sont
données par
121
BLOCS FONCTIONNELS
Etage différentiel
Entrée différentielle - Sortie référencée à la
masse
Auto-polarisation de létage grâce au miroir de
courant M3-M4.
On pose
122
BLOCS FONCTIONNELS
La sortie sexprime comme une combinaison
linéaire des deux entrées
Remarque Les sources de tensions vINc et e ne
sont pas réelles. Elles sont issues dun artifice
mathématique pratique pour létude de létage
différentiel.
123
BLOCS FONCTIONNELS
BLOCS FONCTIONNELS
Gain de mode commun
On suppose e 0, i.e. les deux entrées de
létage sont attaquées par une même tension vINc
VINO vinc Le courant IB étant constant et
les paires de transistors M1-M2 et M3-M4
étant constituées de transistors identiques, les
courants dans chacune des branches M1-M3 et M2-M4
sont identiques, égaux à IB/2. Dans ce cas, la
tension de mode commun vinc peut varier, IB
restera constant et le potentiel sur le drain de
M1 restera égal à VOUT0.
Le gain de mode commun Avc est nul
Remarque Ceci nest parfaitement exact que si
IB est parfaitement constante. Or, IB sera
réalisée par un transistor qui présentera une
résistance de sortie non nulle. Ainsi, en toute
rigueur, le gain de mode commun est très faible.
124
BLOCS FONCTIONNELS
Gain différentiel
Lintérêt fondamental dun étage différentiel est
de rejeter le mode commun et damplifier le mode
différentiel
Etude larges signaux
Point de polarisation en sortie
La tension VGS3 est déterminée par le courant
IB/2. Les deux branches M1-M3 et M2-M4 étant
identiques et parcourues par le même courant
IB/2, la tension sur le drain commun à M2 et M4
sera nécessairement égal à celle sur le
drain commun à M1 et M3.
125
BLOCS FONCTIONNELS
Ainsi, le point de polarisation en sortie est
déterminé par
N.B. Le point de polarisation en sortie ne
dépend pas du mode commun en entrée!
Dynamique de sortie
Elle est déterminée par le fait que M2 et M4
doivent rester en saturation (pour OUT- lt vOUT lt
OUT) afin que le gain différentiel ne soit pas
affecté.
126
BLOCS FONCTIONNELS
La dynamique de sortie (borne inférieure) dépend
du mode commun!
Dynamique dentrée en mode commun (CMR)
La dynamique dentrée en mode commun correspond à
la plage sur laquelle le mode commun vINc peut
varier de telle sorte que létage remplisse
correctement sa fonction, i.e. de telle sorte que
le gain de mode commun soit nul (rejet du mode
commun) et que le gain différentiel soit élevé
(amplification du mode diff.).
Borne inférieure (CMR-)
On suppose létage attaqué par une même tension,
vINc, sur vIN et vIN-.
127
BLOCS FONCTIONNELS
Borne inférieure (CMR-)
On suppose létage attaqué par une même tension,
vINc, sur vIN et vIN-. Lorsque vINc diminue, le
potentiel, VA, sur la source commune à M1 et M2
suit fidèlement vINc car les VGS aux bornes de M1
et M2 restent identiques, déterminés par le
courant constant IB/2. Si la source de courant IB
était parfaite, VA pourrait atteindre VSS. Or la
source est généralement réalisée par un
transistor, M5, placé en saturation.
La borne inférieure de la dynamique dentrée en
mode commun est limitée par lentrée en linéaire
de M5
128
BLOCS FONCTIONNELS
Borne inférieure (CMR-)
Borne supérieure (CMR)
Lorsque vINc augmente, VA augmente aussi en
suivant fidèlement vINc. Or, les potentiels sur
les drains de M1 et M2 sont identiques, égaux à
VOUT0. Ainsi, les VDS de M1 et M2 diminueront, et
leurs VGS resteront constants. Pour une certaine
valeur vINc CMR, M1 et M2 entreront en
linéaire, et le gain différentiel de létage
chutera.
La borne supérieure de la dynamique dentrée en
mode commun est limitée par lentrée en linéaire
de M1 et M2
129
BLOCS FONCTIONNELS
Etude petits signaux
Nous avons vu que le gain de mode commun, Avc,
est très faible. Il dépend principalement de la
perfection de la source de courant IB. Si la
résistance de sortie du transistor M5 est assez
grande (i.e. L5 grand et/ou IB faible), on
peut admettre que la source IB est parfaite et
que Avc 0 (Hyp. vérifiée dans la suite)
Etude à basses fréquences
On suppose que les résistances de sortie de M1 et
M2 sont infinies (l1 l2 0). Le schéma
équivalent petits signaux de létage différentiel
attaqué par une tension e purement différentiel
?
130
BLOCS FONCTIONNELS
Remarque Si gds1 est non nul, vA sera de
toute façon très faible car proportionnel à e
avec un petit coefficient de proportionnalité (de
lordre de lunité)!
Le schéma petits signaux se réduit donc à
On en déduit aisément
N.B. Cest le gain dun étage amplificateur
inverseur classique à charge active!
131
BLOCS FONCTIONNELS
Etude à hautes fréquences
On suppose les résistances des sources de tension
sur vIN et vIN- négligeables (généralement le
cas). Ainsi, les pôles formés par les capacités
CDG1 et CDG2 rabattues par effet Miller sur les
deux entrées sont repoussés très loins et
ninfluenceront pas la réponse en fréquence. Ces
capacités créeront aussi des zéros à gm1/CDG qui
seront aussi négligeables vue les faibles valeurs
de CDG. Ainsi, on peut négliger ces capacités
dans le schéma petits signaux.
Le potentiel vA peut toujours être
considéré comme une masse virtuelle (cf. étude
en basses fréquences)
132
BLOCS FONCTIONNELS
Le calcul de la fonction de transfert donne
Remarque CDG4 ne donne pas lieu à un zéro
positif car il nagit pas entre lentrée et la
sortie!
Le calcul asymptotique simplifié des pôles donne
Pour le pôle non dominant
133
BLOCS FONCTIONNELS
Pour le pôle non dominant
Remarque Rabattue sur le drain de M1/M3, la
capacité CDG4 nest plus soumise à leffet Miller
car à la fréquence où ce pôle rentre en action,
le gain entre ce nœud et la sortie est déjà
faible!
Pour le pôle dominant
Remarque A la fréquence où ce pôle entre en
action, le gain entre le drain de M1/M3 et la
sortie est élevé. La capacité CDG4 est donc
rabattue sur le nœud de sortie. Le coefficient 2
provient du fait que leffet Miller a lieu sur
la moitié du signal.
134
BLOCS FONCTIONNELS
Remarque concernant le zéro
Il vaut le double du pôle non dominant. Ceci est
caractéristique dun pôle agissant sur la
moitié du signal dentrée. Ce zéro est négatif
est contribuera à rattraper le déphasage dû au
pôle!
Récapitulatif
Un étage différentiel rejète le mode commun (Þ
dynamique dentrée en mode commun) et namplifie
que le mode différentiel. La sortie peut alors
sécrire
135
BLOCS FONCTIONNELS
Le système peut alors être considéré comme un
système du second ordre possédant un pôle
dominant déterminé par le nœud de sortie, un pôle
non dominant déterminé par le nœud de lautre
branche de létage, et un zéro négatif à deux
fois le pôle non dominant. Dautre part, le gain
statique est égal au gain de létage
amplificateur classique à charge active.
136
BLOCS FONCTIONNELS
Etages de polarisation
Miroir de courant
La structure miroir de courant est donnée par
Sources de courant
Source de courant simple
On utilise la structure du miroir de courant. Le
courant de la source est donc déterminé par IIN
et le rapport des W/L des transistors du miroir.
137
BLOCS FONCTIONNELS
Source de courant simple
Résistance de sortie
Il faut donc augmenter L ou diminuer le courant
pour que la source de courant soit de plus en
plus parfaite (du point de vue basses fréquences)
Tension minimale de fonctionnement
La source de courant fonctionnera correctement
tant que le transistor MOUT reste en saturation
138
BLOCS FONCTIONNELS
Modèle petits signaux
Remarque CDS est proportionnelle à laire et le
périmètre de la jonction drain-bulk!
On considère VG cste (sinon pôle non dominant à
-gmIN/(2.CGS))
Etage de polarisation classique
Potentiomètre externe Charge active
139
BIBLIOGRAPHIE

• R. Geiger, P. Allen N. Strader, Design
  Techniques for
• Analog and Digital Circuits, Mc Graw Hill
  Ed., 1990
• K. Laker W. Sansen, Design of Analog
  Integrated Circuits
• and Systems, Mc Graw Hill Ed., 1994
• P. Gray R. Meyer., Analysis and Design of
  Analog Integrated
• Circuits, Third Edition, John Wiley Sons
  Inc.,1993
• P. Allen D. Holberg, CMOS Analog Circuit
  Design, Holt,
• Ronehart Winston Ed., 1987
• IEEE Journal of Solid-State Circuit Conference
  (JSSC)
• http//publics.itrs.net/Files/1999_SIA_Roadmap/Ho
  me.htm

140
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL

• TOPOLOGIE OTA (Operational Transconductance
  Amplifier)
• à compensation Miller devrait être suffisant
  

141
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
CAHIER DES CHARGES

• Dynamique de sortie ? 1,3 V
• Dynamique dentrée en mode commun ? 1,3 V
• Gain statique Avo ? 80 dB
• GBW ? 5 MHz
• Slew rate 2V/ms

142
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
Paramètres SPICE de la technologie utilisée
Lmin 0.6 mm et Wmin 0.8 mm - Toute
dimension doit être un multiple de 0.1 mm
143
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
Vcom ? ? VcomCMR M1 et M2 vont entrer en
régime linéaire On a supposé que les transistors
devaient rester en régime saturé pour assurer un
fonctionnement correct de lampli! CMR
correspond à la limite de fonctionnement des
transistors en régime saturé.
144
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
On en déduit la condition sur CMR
Vcom ? ? VcomCMR- ? M5 va entrer en régime
linéaire. Doù
Soit
On en déduit la condition sur CMR-
145
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
On suppose l1 l2 l5 0. l5 0 ? I5 Cste
l1 l2 0 ? ? VDS(M1) VDS(M2) pour V
V-Vcom ? CMR-,CMR, I1I2I5/2 ? VDS(M3)
VDS(M4) Cste même si l3 l4? 0 La tension de
sortie de létage différentiel (drain commun à M2
et M4) reste donc constant. Soit Avc vout/vcom
0 (Vout Cste)
Létage dentrée est attaqué par un signal
purement différentiel e de petite amplitude
autour de le tension de polarisation Vo (l1 l2
0 ? gds1 gds2 0)
146
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
gm1(vgs1vgs2 ) 0 Soit vgs1vgs2 0 Or
vgs1-vgs2 e 0 Doù vgs1 -vgs2 e /2 vA
vgs1e/2 0
Finalement, on ne déduit vA 0
Létage différentiel est maintenant attaqué par
des signaux quelconques v et v- (autour de la
tension de polarisation Vo)
Dans la pratique, Avc est très faible mais pas
totalement nul car l1, l2 et l5 ne sont
pas parfaitement nuls!
147
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
On suppose que VD5 est une masse virtuelle, donc
VA 0 l1? 0 et l2 ? 0, il faut donc
tenir compte de gds1 et gds2 On suppose M3
identique à M4 et M2 identique à M1 On en déduit
donc le nouveau schéma équivalent
148
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
La résistance de sortie est donnée par
149
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
Mn peut être considéré comme une source de
courant car il va fonctionner en régime saturé
tant que lAO reste en régime linéaire
Loffset aléatoire est principalement du à la
différence des tensions de seuil entre
M1etM2 Pour e 0, si le point de polarisation en
sortie de létage différentiel ne correspond
pas au point de polarisation de létage de gain
qui suit (son point de commutation), la sortie de
l A.Op va dévier de zéro pour sadapter au point
de polarisation de létage d entrée entraînant
ainsi un offset systématique (offset de
compensation). Cet offset sera nul si
Soit,
150
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
Slew rate limite la vitesse de montée et de
descente des signaux de sortie SR- Vitesse de
descente
Au basculement sur les entrées M1 devient
passant et M2 bloqué ? I5 passe dans la branche
M1/M3
M4 laisse passer le même courant I5 que M3, or M2
est bloqué ? I5 passe dans CC
Soit
151
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
Remarque En toute rigueur, le courant passant
dans Mp ne vaut pas In, mais In-I5- ICL où ICL
I5(CL/CC) est le courant de décharge de CL. Lors
de la chute linéaire de la tension de sortie de
lA.Op, le potentiel VG de Mp est donc fixé à
Remarque Cette équation nest vérifiée que si
In-I5- ICL ? 0 In ? I5(1CL/CC) ? Mp se
bloque et CL est déchargée à la vitesse de
(In-I5)/ CL qui correspond à une limitation du
slew rate dite externe car provenant dune
capacité de charge CL trop élevée!
152
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
On démontre de la même manière que pour une
tension de sortie variant de VSS à VDD, on
obtient
Pour construire le schéma équivalent petits
signaux, on considère que Mn se comporte comme
une source de courant (remplacée par sa
résistance interne 1/gdsn)
153
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
Cm
avec
En tenant compte des capacités
On en déduit donc
154
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
Le zéro de la fonction de transfert est donné par

Les deux pôles sont déterminées en résolvant
léquation du second ordre obtenue
par lannulation du dénominateur de la fonction
de transfert
155
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
En toute rigueur, il convient de tracer le lieu
des pôles en fonction de Cm (ou tout au moins les
asymptotes), afin de déterminer le point de
séparation des pôles ? notion de pôle dominant et
non dominant. On peut montrer que la séparation
des pôles commence pour
sachant que M AV2
156
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
Sachant que Cm CC grand et quil y a séparation
des pôles, on peut calculer pd et pnd très
rapidement. Le dénominateur de la fonction de
transfert sécrit
Par identification avec le dénominateur de la
fonction de transfert, on obtient
et
Finalement, on obtient
157
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
LA.Op conserve ces caractéristiques optimales
tant que ses transistors restent en régime
saturé. En particulier, Mn et Mp doivent rester
en saturation pour que le gain AV2 de létage de
sortie reste élevé. Mn est en saturation si
Mp est en saturation si
158
CONCEPTION DUN AMPLIFICATEUR OPERATIONNEL
On choisit CL5pF! LA.Op fonctionne soit en
intégrateur (générateur de rampe), soit en
remise à zéro
Ccomp Capacité dentrée du comparateur Rsource
Résistance de sortie du générateur de courant
Ic (considérée comme infinie) Cin(MOS) Capacité
dentrée de de lA.Op (sur lentrée i