Architectures enfouies reconfigurables dynamiquement

1
Architectures enfouies reconfigurables
dynamiquement

• Raphaël David
• ENSSAT - LASTI

2
Architectures Reconfigurables et
Télécommunication 3G

• Propriétés des télécommunications 3G et
  influences sur les architectures
• Une architecture enfouie reconfigurable
  dynamiquement ?1
• Conclusions et Perspectives

3
Chaîne de traitement 3G

• Évolutivité
• Des normes
• Des traitements

• Flexibilité
• SW
• HW

• mobilité
• faible consommation

• Multi-granularité des calculs
• Traitements arithmétiques
• Traitements logiques

4
Systèmes sur Silicium

• Cœur de µP
• Protocole et contrôle
• Interface utilisateur
• Cœur de DSP
• Calculs lents
• Flexibilité
• ASIC
• Accélérateurs
• Architecture mémoire
• Mémoires
• Analogique
• A/D
• RF, modulation

Cœur de mP
5
Systèmes sur Silicium

• Cœur de µP
• Protocole et contrôle
• Interface utilisateur
• Reconfigurable
• Calculs logiques
• Calculs arithmétiques
• Flexibilité
• Mémoires
• Analogique
• A/D
• RF, modulation

6
Espace de conception des architectures
reconfigurables

• Architecture Reconfigurable architecture dont
  les ressources (calcul, interconnexions, ...)
  peuvent être modifiées pour sadapter à un
  traitement
• Reconfiguration dynamique au fil de lexécution
• Reconfiguration statique précédent lexécution

• Espace de conception des Architectures
  Reconfigurables

7
Architectures Reconfigurables et
Télécommunications 3G
8
Related Work

• Reconfiguration au niveau système
• Lx, C62 (décomposition en cluster)
• Reconfiguration au niveau fonctionnel
• Pleïades (multi-grain, low-power)
• Reconfiguration au niveau opérateur
• Chameleon, Piperench (reconfiguration dynamique)
• Reconfiguration au niveau porte
• Napa, GARP (FPGA µP)

9
Architectures Reconfigurables et
Télécommunication 3G

• Propriétés des télécommunications 3G et
  influences sur les architectures
• Une architecture enfouie reconfigurable
  dynamiquement ?1
• Conclusions et Perspectives

10
?1 Présentation

• Autonome
• Reconfiguration multi-grain
• Chemin de donnée (DPR), porte (FPGA)
• Reconfigurable dynamiquement
• Faible consommation
• Hiérarchisation des ressources
• Calculs, interconnexions, contrôle

11
Architecture dun cluster de ?1
Mem L1
Contrôleur mémoire L1
Ctrl
DPR
SB
DPR
SB
DPR
SB
DPR
Ctrl DMA
SB
DPR
Mem config. L1
FPGA
SB
DPR
12
Architecture dun DP
CB
13
Reconfiguration dynamique dun cluster

• Reconfiguration HW Permet dassurer une totale
  connectivité entre les ressources pour une
  implémentation optimisée des traitements
  réguliers.

14
Reconfiguration HW vs Reconfiguration SW

• Rec. HW pour optimisation du chemin de données

• Rec. SW pour une reconfiguration à chaque cycle

15
Résultats dimplémentations sur ?1

• Hautes performances
• Peu dinstructions
• Peu daccès mémoire

16
Architectures Reconfigurables et
Télécommunication 3G

• Propriétés des télécommunications 3G et
  influences sur les architectures
• Une architecture enfouie reconfigurable
  dynamiquement ?1
• Conclusions et Perspectives

17
Conclusion
18
Travail en cours

• Développement dun simulateur en System C
• Définition destimateur de consommation dénergie
• Implantation Hardware des DPRs
• Optimisations logiques des opérateurs dans le
  cadre de la basse consommation
• Étude du FPGA

19
Perspectives