Sistemas Electronicos Digitales 2o Curso Ingenier

1
Sistemas Electronicos Digitales2o Curso
Ingeniería Técnica Industrial Logica Modular II

• José Luis Rosselló Sanz
• Grupo de Tecnología Electrónica
• Universitat de les Illes Balears

2
Índice

• Introducción
• Registros
• Contadores
• Contadores asíncronos
• Contadores síncronos
• Contadores MSI

3
Clasificación Circuitos Digitales
Circuitos Digitales
Combinacionales
Secuenciales
Asíncronos
Síncronos Gobernados por un reloj de
sincronización
4
Sistema secuencial
Entradas
Salidas
Memoria
5
Registros de desplazamiento
y0
y2
y1
y3
Entrada
Reloj
Reloj
Entrada
y3..0
6
Entradas en paralelo di
Entradas Serie DSL DSR




Control
Reloj
Salidas qi
Reloj Control Salidas
Reset 0
Memoria qi
Desplazamiento izquierda qi-1 , DSL
Desplazamiento derecha DSR , qi-1
Carga en paralelo di
7
74194Shift Register Bidireccional Universal de
4 bits
8
74194 Shift Register Bidireccional Universal de
4 bits
Bloque combinacional
9
Tipos de contadores

• Diseñados como máquinas tipo Moore (la salida es
  el estado)
• Síncronos
• Más fiables y rápidos
• Sin estados intermedios (glitches)
• Más grandes
• Asíncronos
• Más lentos
• Presentan glitches en las transiciones
• Más pequeños

10
Contadores con registros
y0
y2
y1
y3
S
Reloj
Reloj
Set
11
Contadores Twisted ring
y0
y2
y1
y3
Reloj
Reloj
12
Linear Feedback Shift Register (LFSR)
Reloj
Generador de números pseudoaleatorios
13
Contador asíncrono
Entrada
y0
y1
y2
y3
14
Contador asíncrono
Habilitación
T Q Q
T Q Q
T Q Q
Entrada
y0 y1 y2 y3
Entrada
y0
y1
y2
y3
15
Contador asíncrono de módulo 10
y0
y1
y2
y3
y3..0
0
1
2
3
4
5
6
7
8
9
A
0
16
Contador asíncrono Inconvenientes
1
T Q Q
T Q Q
T Q Q
Entrada
y0 y1 y2 y3
4tp
y0
y1
y2
y3
6
4
6
7
0
8
9
y3..0
17
Ejemplo de funcionamiento
18
74138- Decodificador de 1 a 8
19
Reloj
y0 y1 y2
1
T Q
T Q
T Q
74HC138A
A2
A1
A0

E2 E1 E0
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
Reloj
20
Solución Strobing
Reloj
y0 y1 y2
1
T Q
T Q
T Q
74HC138A
A2
A1
A0

E2 E1 E0
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
Reloj
21
Problemas propuestos

• Diseña dos contadores, uno módulo-32 y otro
  módulo 20 a partir del Flip-Flops JK activos por
  flanco de bajada
• Calcula la frecuencia máxima a la que puede
  operar un contador asíncrono de módulo-10 si el
  tiempo de retardo de cada uno de sus Flip-Flops
  es de 20 nanosegundos
• (Supón que cada estado ha de ser estable durante
  al menos medio ciclo de reloj)

22
Contadores síncronos

• Todos los Flip-Flops estan conectados al mismo
  reloj
• Varian al unísono (sin presencia de glitches)
• Más rápidos
• Ocupan más area

23
Contadores síncronos
24
Contador binario síncrono
y0
y1
y2
y3
25
Contador binario síncrono
y0 y1 y2 y3
1
T Q Q
T Q Q
T Q Q
T Q Q
Reloj
26
Diagrama de estados contador BCD
0000
u1
0001
1001
u1
u0
0010
1000
u0
11-1
1-11
u0
u1
0011
0111
u0
u0
0100
0110
u1
0101
u1
Ejercicio Implementa el circuito secuencial
usando Flip-Flops tipo T
27
y3 y2 y1 y0 u0
y3 y2 y1 y0 u1
y1y0 y3 y2 0 0 0 1 1 1 1 0
0 0 1001 0000 0010 0001
0 1 0011 0100 0110 0101
1 1 0000 0000 0000 0000
1 0 0111 1000 0000 0000
y1y0 y3 y2 0 0 0 1 1 1 1 0
0 0 0001 0010 0100 0011
0 1 0101 0110 1000 0111
1 1 0000 0000 0000 0000
1 0 1001 0000 0000 0000
T3 T2 T1 T0 u1
T3 T2 T1 T0 u0
y1y0 y3 y2 0 0 0 1 1 1 1 0
0 0 1001 0001 0001 0011
0 1 0111 0001 0001 0011
1 1 1100 1101 1111 1110
1 0 1111 0001 1011 1010
y1y0 y3 y2 0 0 0 1 1 1 1 0
0 0 0001 0011 0111 0001
0 1 0001 0011 1111 0001
1 1 1100 1101 1111 1110
1 0 0001 1001 1011 1010
28
Contador UP/DOWN

• T0uy2y1y0y3y2y3y1uy2y1y0uy3y0
• T1uy2y1y0uy3y1y0y3y2uy1y0
• T2uy3y2y0uy3y2y0uy1y0y3y1uy3y0
• T3y3y0y2y1

T y
4b
y3..0
Sistema Combinacional
4b
T3..0
u
Reloj
29
Contadores MSI

• 74161 Contador síncrono binario de 4 bits con
  Reset asíncrono
• 74163 Contador síncrono binario de 4 bits con
  Reset síncrono
• 74191 Contador binario de 4 bits Up/Down

30
Tablas de verdad
31
(No Transcript)
32
Clear síncrono del 74163
PE
SR
CEP
CET
y0
y1
y2
y3
TC
y3..0
0
1
2
3
4
5
6
7
8
9
A
0
1
2
3
4
33
Clear asíncrono del 74161
PE
MR
CEP
CET
y0
y1
y2
y3
TC
y3..0
5
0
1
2
3
4
5
6
7
8
9
A
0
1
2
3
4
34
Contador BCD módulo 60
74F162
74F162
PE D0 D1
D2
D3
CEP CET SR CP
PE D0 D1
D2
D3
CEP CET SR CP
y0 y1 y2 y3
y4 y5 y6 y7
Q0 Q1 Q2 Q3 TC
Q0 Q1 Q2 Q3 TC
Reloj
35
Contador BCD módulo 60
y3..0
y7...3
36
Resumen

• Registros de desplazamiento
• Sirven como memoria
• Podemos implementar contadores al realimentarlos
• Contadores
• Asíncronos
• Con presencia de glitches
• Mas lentos
• Síncronos
• Ocupan más area
• Clear / Load
• Síncronos (Reseteamos o cargamos dato esperando
  al flanco de reloj
• Asíncrono (Reseteamos o cargamos dato de forma
  inmediata

37
Ejercicio propuesto

• El sensor de temperatura LM74 es un dispositivo
  que, controlado por un reloj y una señal de
  control (SC y CS), proporciona el valor de
  temperatura por el puerto de salida (SO). A
  partir de contadores 74162, de shift-register
  74194 y de la lógica necesaria diseñat un sistema
  que cada minuto haga una lectura de la
  temperatura del sensor (8 bits) y la coloque en
  los shift-registers.

38
Sensor de Temperatura LM74
39
Generador de CS
CS
74F162
74F162
PE D0 D1
D2
D3
CEP CET SR CP
PE D0 D1
D2
D3
CEP CET SR CP
y0 y1 y2 y3
y4 y5 y6 y7
Q0 Q1 Q2 Q3 TC
Q0 Q1 Q2 Q3 TC
Hab
Reloj
40
LM74 CS SI/O SC
Generador de CS
Hab
clk
Reloj
Hab
0
0
74x164
74x164
MR
MR
S1 S0
S1 S0
CP
CP
DSR
DSR
T3..0
T7..4