Title: FLIP-FLOPS
1FLIP-FLOPS
- Multivibradores Biestables
2Sistema digital generalizado
- Las salidas dependen de las entradas para
cualquier instante de tiempo. - Elementos de Memoria (Se mantiene)
3Circuito Secuencial
- Existen dos tipos
- Sincrónico su comportamiento puede definirse a
partir del conocimiento de sus señales en
instantes discretos de tiempo. - Asincrónico depende del orden en que cambian las
señales de entrada
4Multivibrador Biestable
- Flip-Flops ?FF
- Circuito Lógico con Dos Salidas Q y Q
- Q ? Salida Normal y Q ?Salida Invertida
- Dos Estados Posibles
- Q0 y Q1
- Q1 y Q0
- El Flip-Flop guarda el estado para variaciones a
la entrada (Memoria).
5Flip-Flop SET CLEAR NAND
- Entradas SET y CLEAR (PONER - LIMPIAR)
- Dos estados de Salida Igualmente Probables.
6Transición de Entradas. CLEAR1
SET
Q
Q
CLEAR
7Transición del SET para CLEAR1
SET
CLEAR
La pulsación BAJA en SET FF? termina en el
estado Q1 Estado FIJO ? Q1
8Transición en CLEAR
SET
CLEAR
Anulación del FF Q0 Estado Anulado
SET
Q
Q
CLEAR
9Resumen FF NAND
SET CLEAR SALIDA FF
1 1 No hay Cambio
0 1 Q1
1 0 Q0
0 0 Ambiguo
FF
Q
S
Q
C
10Variación de SET y CLEAR
11FF Con SET-CLEAR NOR
SET CLEAR SALIDA FF
0 0 No hay Cambio
1 0 Q1
0 1 Q0
1 1 Ambiguo
12Transición de Señales en FF NOR
Q
13Señales de un Cronometro
- Sistemas digitales Asincrónica Sincrónica
Transición en sentido Negativo
Transición en sentido positivo
14FLIP-FLOPS II
- FF SC Cronometro
- FF J-K Cronometro
- FF D Cronometro
15FF S-C Transición Positiva
Transición Positiva
S C Qn1
0 0 Qn(No hay Cambio)
1 0 1
0 1 0
1 1 Ambiguo
16FF S-C Transición Negativa
TransiciónNegativa
S C Qn1
0 0 Qn (No hay Cambio)
1 0 1
0 1 0
1 1 Ambiguo
Cual es la Señal en Q ?
17FF S-C Con NAND
- Un FF BASICO DE COMPUERTAS NAND
- UN CIRCUITO CONDUCTOR DE PULSACIONES
- UN CIRCUITO DETECTOR DE ARISTA.
18EL BIESTABLE J-K CON CRONOMETRO
- Las entradas de Control J K S C
- Transición en Sentido Positivo.
- Diferente ? J1 y K1 No generan señal ambigua.
- Para 1 1 FF Pasa al estado Opuesto.
- Siempre que efectué Transición Negativa.
- MODO ARTICULADO DE OPERACIÓN.
- FF J1 K1 ? Qn1 Qn
19Biestable J-K con Cronometro (subida)
TSP
J K Qn1
0 0 Qn(No hay Cambio
1 0 1
0 1 0
1 1 Qn' (Se articula)
Suponemos Q1 Inicial Transición POSITIVA
20Biestable J-K con Cronometro (bajada)
J K Qn1
0 0 Qn(No hay Cambio
1 0 1
0 1 0
1 1 Qn' (Se articula)
Suponemos Q1 Inicial Transición Negativa
21FF J-K Con transición Activada
J K ? Q y Q Se retroalimenta
22BIESTABLE D CON CRONOMETRO
D Qn1
0 0
1 1
- D es Sincrónica
- TSP
- Q D para TSP
23Ejercicio
- Diseñar un Circuito de almacenamiento de
registros de 8 bits con TSP y TSN Con FF D.
24UN FF D a partir de un FF S-C
25Transferencia paralela FF D
Circuito Combinatorio
26Cerrojo D
- No posee Circuito detector
- CLK ? 0 D no tiene efecto
- CLK ? 1 D ? 0 SET 0 o CLEAR PARA QD.
- Permite que Q Cambie de estado Si D Cambia en
tanto que CLK 1
27Ejercicio
- Determinar la forma de onda de un Cerrojo D para
las formas de onda de entrada.
28ENTRADAS ASINCRONICAS
- S,C,J,K y D ? Entradas de Control.
- Entradas Sincrónicas.
- El efecto es sincronizado con la señal del CLK.
- Se implementan una o mas entradas Asincrónicas.
- Operan independiente de las Sincrónicas.
- Se utilizan para FF?1 o FF ? 0 NO importa
condiciones.
29ENTRADAS ASINCRONICAS
DC SET DC CLEAR FF
1 1 Operación Sincrónica
0 1 Q1 SET
1 0 Q0 CLEAR
0 0 No se utiliza AMBI.
30Convenciones de Fabricantes de Chips
Entrada SET Asincrónica Entrada CLEAR Asincrónica
DC SET DC CLEAR
PRESET CLEAR
SET RESET
Sd (fijación directa) Cd (eliminación Directa)
31Las entradas Asincrónicas
32Consideraciones de Distribución
- Fabricantes Caracteristicas
- Valores Mínimos de ts y th.
- Tiempos en nanosegundos.
- Tiempos de constitución y de contención.
- Demoras de propagación.
- Frecuencia máxima de cronometraje