Chapitre 6 : Le mP80286 et les circuits associs - PowerPoint PPT Presentation

Title: Chapitre 6 : Le mP80286 et les circuits associs


1
Chapitre 6 Le mP80286 et les circuits associés
1/ 13

• Section 6.1 Le mP80286
• Section 6.2 Générateur dhorloge 82284
• Section 6.3 Contrôleur de Bus 82288
• Section 6.4 Le mP80286 dans IBM PC AT et les
  Bus ISA

2
Objectives
2/ 13

• Les objectifs de ce chapitre sont
• Décrire la fonction de chaque PIN du mP80288.
• Expliquer les fonctions des Bus de données,
  dadresse, et de contrôle.
• Décrire le circuit générateur dhorloge 82284.
• Décrire le circuit contrôleur de bus 8288.
• Expliquer comment le mP80286 et les circuits
  8228A et 82288 sont connectés dans le IBM PC/AT.
• Expliquer le ISA Bus

3
Section 6.1 Le mP80286
3/ 13
Notes 1- Formats de Paquetage LCC
(Leaded Chip Carrier) ou PGA (pin Grid
Array) 2. Si DIP ? CI long ? Fragile Aussi
chemins plus longs pour les signaux ? Limité
aux Systèmes B.F. 3. Le mP80286 travaille
en 2 modes Réel et Protégé. Le mode Réel
nécessite un accès à une mémoire de 1Mo
Max., pour accéder une une mémoire de 16 Mo
(de 000000H à FFFFFFH), cest le mode
Protégé. 4. En mode réel, le mP80286 est la
version rapide du mP8086 avec quelques
nouvelles instructions. Le mode Protégé,
rarement utilisé à cette époque (Unix, OS/2)
car mP80286 possède toujours une
architecture 16-bit
4
Le mP80286
4/ 13
Bus dAdresse Sorties A0A23 ?M/IO 16Mo de
Mémoire et Seulement A0A15 pour accéder E/S,
A16A23 ? 0
Bus de Données BiDirectionnel D0D15 Il nest
pas multiplexé ? Plus de Pins mais gain de
temps (pas de démultiplexage).
Bus High Enable Sortie BHE
Horloge Entrée CLK Fournit la fréquence de
travail du mP80286. Le mP Travaille à la
fréquence moitié de celle de CLK.
RESET Entrée RESET Doit rester Haut 16 cycles
dhorloge ? Le mP Initialise tout les registres
à leur valeurs prédéfinit (CS ? F000H, IP ?
FFF0H, DS, SS, ES ? 000H) Bus de Données ? H.I.,
A0A23 ? 1
5
Le mP80286
5/ 13
CODe/INTerrupt Acknowledge Sortie COD/INTA
Performer une Écriture/Lecture Mémoire OU une
Recherche dune Instruction. Aussi pour
Distinguer entre une action dAcceptation
dInterruption et un cycle E/S. Il est utilisé
avec M/IO et les signaux détat (S0, S1) pour
définir létat ou le type du cycle de Bus utilisé
dans le système.
6
Le mP80286
6/ 13
Hold et Hold Acknowledge HOLD (Entrée) et HLDA
(Sortie) Permettent de contrôler le Bus Système.
HOLD est utilisé par le contrôleur DMA (par
exemple) pour demander la permission au mP
dutiliser les Bus. En réponse le mP active HLDA
pour informer le contrôleur DMA quil a relâché
les Bus. Tant que HOLD est à létat haut, le
contrôleur DMA a le contrôle du Bus système. En
conséquence le mP maintient toujours HLDA à
létat haut. Quand Le DMA est prêt à lâcher HOLD
à létat bas, le mP mettra HLDA également à
létat bas et reprendra ainsi le contrôle des
Bus.
Interruption INTR (Entrée) et COD/INTA (Sortie,
vue précédemment) Permet de suspendre lexécution
du programme courant. Il est utilisée par un
système Externe, via le contrôleur
dinterruption 82259. INTR peut être
masquée/bloquée avec linstruction CLI. Le bit
IF du registre Flag FR est connecté à ce pin INTR
et peut être bloqué et débloqué par les
instructions CLI et STI. Si IF 0 (masque), le
mP continue normalement son travail. Si IF 1
et INTR est activé, et il le restera jusquà ce
que le premier cycle INTA soit épuisé. Durant le
deuxième cycle dINTA, le mP lit un octet du
contrôleur dinterruption 82259 pour localiser,
via une table de vecteurs dinterruption,
ladresse CSIP ou la routine dinterruption est
sauvegardée.
NonMaskable Interruption NMI (Entrée) Quand NMI
est activé, le mP80286 automatiquement exécute
INT 2 (pour indiquer les erreurs mémoire entre
autres). Dans ce cas le mP nenvoie pas INTA et
le bit IF (et par conséquent les instructions CLI
et STI) nont aucun effet.
Ready READY (Entrée) Permet dinsérer des états
dattente WAIT pour prolonger les cycles dE/L
pour les mémoires et périphériques E/S lents.
7
Le mP80286
7/ 13
Lock LOCK (Entrée) Prévient un autre processeur
de ne prendre pas le contrôle du Bus système.
LOCK est activé via le préfixe LOCK dune
instruction assembleur. Quand celle-ci est
exécutée, LOCK reste à létat bas.
Busy BUSY (Entrée) Il est envoyé par le
co-processeur mathématique 82287 pour informer le
mP80286 darrêter lexécution du programme après
les instructions WAIT et ESC.
Processor Extension REQest PEREQ (Entrée) et
ACKnowledge PEACK(Sortie) Ces signaux sont
utilisés avec le co-processeur mathématique
82287, pour coordonner le transfert des données
entre le mP80286 et le Co-P82287.
Erreur ERROR (Entrée) Ce signal est utilisé par
le co-processeur mathématique 82287 pour informer
le mP80286 de lexistence derreur et une
interruption adéquate est exécutée pour darrêter
lexécution du programme. BUSY et ERROR sont
connectés aux pins de même noms au Co-P80287 pour
Coordonner lexécution des instructions entre
les deux processeurs.
Capacité CAP (Entrée) Une capacité de 0.047mF
(20, 12V) est insérée entre ce pin et la
masse. Ceci est nécessaire pour le fonctionnement
interne du Co-P82287.
Alimentation VCC et VSS (Entrées) Connectées
respectivement à la Masse et 5V du système
8
Section 6.2 Générateur dhorloge 82284
8/ 13
LES PINS DENTREE
Note 82284 ?? mP80286 8284 ?? mP8086
9
Générateur dhorloge 82284
9/ 13
LES PINS DE SORTIE
10
Section 6.3 Contrôleur de Bus 82288
10/ 13
LES PINS DENTREE
11
Contrôleur de Bus 82288
11/ 13
LES PINS DE SORTIE
12
Section 6.4 Le mP80286 dans IBM PC AT et les
Bus ISA
12/ 13

• IBM PC AT 1er à intégrer mP80286 ? ISA Bus PCs
  ? mP80x86
• IBM PC AT 1er à intégrer mP80286, 80288, et
  80284 ? Transceiver 74ALS245, Bascule (Latché)
  dAdresse 74ALS573.

74ALS573 74ALS373 Entrées D et Q dun côté et
de lautre ? Conception facile et HF
Bus dAdresse A0-A19 est Latché par 74ALS573 via
ALE (de 82288). Connectés aux SA0-SA19 du Bus
Système ISA. Porte A20 et HMA Si CSFF25h,
avec mP8088/86 (Mémoire 1 Mo) ? Adresses
Physiques FF250F24Fh (Wrap Around), parce que
le mP8088/86 est limité à A0-A19. Avec mP808286
(Mémoire 16 Mo) ? Adresses Physiques
FF2510F24Fh (Pas de Wrap Around) ? A20 1.
Ce bit est utilisé pour créer HMA (Espace Mémoire
Haut). A20-A23, activés juste pour le mode
protégé, permettent au mP80286 de cibler des
mémoires (RAM ou ROM) de 16Mo ? Mémoire Étendue
Bus de Données Transceiver 74ALS245 ?D0-D15. ?
SD0-SD15 (Expansion Slot dun ISA Bus). A noter
que SD0-SD7 vont vers la partie 62 pins du slot
(compatibilité avec IBM PC/XT équipé dun mP8088)
et SD8-SD15 vers la partie 36 pins du Slot.
13
Le mP80286 dans IBM PC AT et les Bus ISA
13/ 13
Compatible avec 8088PC/AT
MEMR et MEMW sont dupliqués en bas pour
accéder Aux Mémoires gt 1Mo