Material

1
(No Transcript)
2
Material

• Libro básico
• Principles of Cmos Vlsi Design by Neil H. E.
  Weste, Kamran Eshraghian
• Material de apoyo
• Microelectronics An Integrated Approach -- by
  Roger T. Howe, Charles G. Sodini
• Semiconductor Device Fundamentals -- by Robert F.
  Pierret

3
Introducción a los Dispositivos Microelectrónicos
4
Jack Kilby 1958 invention 11.11mm x 1.59mm
Courtesy of Texas Instrument
5
The First Integrated Circuits
Bipolar logic 1960s
ECL 3-input Gate Motorola 1966
6
Intel 4004 Micro-Processor
1971 1000 transistors 1 MHz operation
7
Intel Pentium (IV) microprocessor
8
Ley de Moore

• En 1965, Gordon Moore notó que el número de
  transistores en un chip se duplicaba cada 18 - 24
  meses.
• Predijo que la tecnología de semiconductores
  duplicaría su eficiencia cada 18 meses

9
Transistor Counts
1 Billion Transistors
K
1,000,000
100,000
Pentium III
10,000
Pentium II
Pentium Pro
1,000
Pentium
i486
i386
100
80286
8086
10
Source Intel
1
1975
1980
1985
1990
1995
2000
2005
2010
Projected
Courtesy, Intel
10
Cost per Transistor
cost -per-transistor
1
Fabrication capital cost per transistor (Moores
law)
0.1
0.01
0.001
0.0001
0.00001
0.000001
0.0000001
1982
1985
1988
1991
1994
1997
2000
2003
2006
2009
2012
11
Intels 50nm gate length NMOS prototype
12
(No Transcript)
13
(No Transcript)
14
Frequency
10000
Doubles every2 years
1000
P6
100
Pentium proc
Frequency (Mhz)
486
386
10
8085
286
8086
8080
1
8008
4004
0.1
1970
1980
1990
2000
2010
Year
Lead Microprocessors frequency doubles every 2
years
Courtesy, Intel
15
Power density
10000
1000
Power Density (W/cm2)
100
8086
10
4004
P6
8008
Pentium proc
8085
386
286
486
8080
1
1970
1980
1990
2000
2010
Year
Power density too high to keep junctions at low
temp
Courtesy, Intel
16
Porqué se achica ?

• Tecnología se achica 0.7/generación
• Con cada generación se puede integrar 2x mas
  funciones por chip el costo del chip no aumenta
  significativamente
• Pero
• Como se diseñan chips con cada vez mas funciones
  ?
• La población de ingenieros no se duplica cada
  dos años

17
Acceso en la UNS

• Convenio de fabricación con MOSIS
  (www.mosis.org) a través del Consorcio LACIS
• Procesos
• AMI 1.5?m
• AMI 0.5?m
• Software
• Tanner Tools
• Mentor Graphics

18
Transistor MOS Modelo
19
MOS Model First pass
20
MOS Model First pass
21
Small VDS
22
Triode Region

• Average charge at both ends
• Drain current

23
Saturation Region

• Id remains fixed at the saturation value

24
MOS Model Output impedance

• The corrected expression for Drain current is
• The output impedance

0.8 um process
The longer the channel the greater the output
resistance
25
NMOS

• Si VgVdd, hay conducción mientras VsltVdd-Vt
• Si VgVdVdd, máxima VsVdd-Vt
• Restricción en la máxima tensión disponible de S
• Para mayores Vs, se intercambian S y D.
• Si VgVdd, Vs0, hay conducción para 0ltVdltVdd
• NMOS es buen conductor de una tensión baja en el
  drain al source. Malo para pasar una tensión alta
  de drain a source.

26
PMOS

• Si Vg0, hay conducción mientras VsgtVt
• Si VgVd0, mínima VsVt
• Restricción en la mínima tensión disponible de S
• Si Vg0, VsVdd, hay conducción para 0ltVdltVdd
• PMOS es buen conductor de una tensión alta en el
  drain al source. Malo para pasar una tensión baja
  de drain a source.

27
Transistors as switches
28
Background Material

• Semiconductor Physics and carrier modelling
  Chapter 2, 3, Howe Sodini Chapter 2, Robert
  Pierret.
• MOS modelling Chapter 4, Howe Sodini Chapter
  16-18, Robert Pierret.