Sin t

1
Electrónica de Comunicaciones
CONTENIDO RESUMIDO 1- Introducción 2- Osciladores
3- Mezcladores. 4- Lazos enganchados en fase
(PLL). 5- Amplificadores de pequeña señal para
RF. 6- Filtros pasa-banda basados en resonadores
piezoeléctricos. 7- Amplificadores de potencia
para RF. 8- Demoduladores de amplitud (AM, DSB,
SSB y ASK). 9- Demoduladores de ángulo (FM, FSK y
PM). 10- Moduladores de amplitud (AM, DSB, SSB y
ASK). 11- Moduladores de ángulo (PM, FM, FSK y
PSK). 12- Tipos y estructuras de receptores de
RF. 13- Tipos y estructuras de transmisores de
RF. 14- Transceptores para radiocomunicaciones
ATE-UO EC 00
2
4. Lazos enganchados por fase, Phase Locked Loops
(PLLs)

• Conceptos previos
• Función de transferencia de sistemas
  realimentados.
• Fases y frecuencias.

xe y xs pueden ser magnitudes de distinto tipo
ATE-UO EC PLL01
3
Casos particulares con realimentación negativa ?1
G(s)H(s) ? gt 1
Alta ganancia de lazo ? G(s)H(s) gtgt 1
? xs(s)/xe(s) 1/H(s)
La red de realimentación determina la función de
transferencia
Con H(s)1 y G(s) gtgt 1 ? xs(s)/xe(s) 1 ? xs(s)
xe(s)
Ojo! xs(s) y xe(s) no tienen por qué ser
tensiones o corrientes podrían ser, por ejemplo
fases.
ATE-UO EC PLL02
4
Fases y frecuencias (I)
Señal de banda estrecha v1(t) a(t)cos(F(t))
Con amplitud constante v1(t) Acos(F(t))
F(t) es la fase absoluta
ATE-UO EC PLL03
5
Fases y frecuencias (II)
v1(t) Acos(F(t))
F(t) wct fr(t)

• wc es una frecuencia constante cualquiera
• fr(t) es la fase relativa a la elección de wc

Ahora buscamos una wc a la que fr(t) esté
acotada F(t) wct fr(t) w0t f0(t)
Así obtenemos w0 y f0(t). w0 es la frecuencia
media
ATE-UO EC PLL04
6
Fases y frecuencias (III)
Resumen F(t) wct fr(t) w0t f0(t) (w0 es
la frecuencia media si f0(t) está acotada)
Otra forma de expresar la fase relativa fr(t)
(w0- wc)t f0(t) Dwt f0(t)
Frecuencia instantánea y frecuencia
relativa d(F(t))/dt w(t) wc d(fr(t))/dt
wc wr(t) w(t) es la frecuencia instantánea, wc
es una frecuencia cualquiera, y wr(t) es la
frecuencia relativa a wc. Ojo! todas ellas son
frecuencias angulares (en rad/s). Para pasar a
frecuencias en Hercios hay que dividir por 2p.
ATE-UO EC PLL05
7
Estructura básica de un PLL (I)
ve Vesen(Fe)
vosc Voscsen(Fosc)
ATE-UO EC PLL06
8
Estructura básica de un PLL (II)
Muy importante como lo que se comparan son las
fases de las señales de salida y entrada y como
la ganancia de la red de realimentación es 1, el
sistema tenderá a anular la diferencia de fases
entre estas señales. Los niveles de tensión de
ambas no serán similares.
ATE-UO EC PLL07
9
Diagrama de bloques de un PLL (I)
Estudiamos los PLLs aplicando la teoría de
sistemas.
Hay que localizar un punto de equilibrio para
linealizar el funcionamiento del sistema. La
clave está en el VCO.
ATE-UO EC PLL08
10
Diagrama de bloques de un PLL (II)
VCO controlado por una tensión vc que puede tomar
valores positivos y negativos.
Ojo en este caso KV gt 0
fosc fosc0 KVvc (linealizando el
comportamiento del varicap)
Por tanto wosc wosc0 2pKVvc
ATE-UO EC PLL09
11
Diagrama de bloques de un PLL (III)
Ahora referimos la fase absoluta Fosc a la
frecuencia wosc0 Fosc wosc0t fosc(vc)
Hacemos lo mismo (referir a la frecuencia wosc0)
la fase absoluta Fe Fe wosc0t fe
Diagrama de bloques relativo a wosc0
fosc
vDF
fe
vc
ATE-UO EC PLL10
12
Diagrama de bloques de un PLL (IV)
Ecuaciones
Filtro pasa-bajos vc F(vDF)
Convertidor F/V vDF KDF(Fe Fosc) KDF(fe
fosc)
Tomamos transformadas de Laplace y calculamos las
funciones de transferencia
VCO fosc(s)/vc(s) 2pKV/s
Filtro pasa-bajos vc(s)/vDF(s) F(s)
Convertidor F/V vDF(s)/Df(s) KDF
Restador de fases Df(s) fe(s) fosc(s)
ATE-UO EC PLL11
13
Diagrama de bloques de un PLL (V)
Funciones de transferencia (I)
Tfo-Df(s) fosc(s)/Df(s) 2pKVKDFF(s)/s
ATE-UO EC PLL12
14
Funciones de transferencia (II)
Tfo-Df(s) 2pKVKDFF(s)/s
ATE-UO EC PLL13
15
Funciones de transferencia (III)
Condición para que fosc(s) siga a un escalón de
fe(s) en régimen permanente que Df(s) se anule
en régimen permanente
Escalón en fe(s) fe(s) fe1/s Entonces
Df(s) TDf-fe (s)fe(s) TDf-fe (s) fe1/s ?
Teorema del Valor Final
ATE-UO EC PLL14
16
Funciones de transferencia (IV)
Es decir, F(s) no puede tener un cero en
cero. Por ejemplo F(s) 1/(1 RCs) vale
como filtro.
ATE-UO EC PLL15
17
Funciones de transferencia (V)
Ejemplo Kv 105 Hz/V RC 10-6/p s KDF
1-100 V/rad
ATE-UO EC PLL16
18
Funciones de transferencia (VI)
Aplicamos los conceptos de frecuencia instantánea
y frecuencia relativa a Fe y a Fosc d(Fe(t))/dt
We(t) wosc0 we(t) d(Fosc(t))/dt Wosc(t)
wosc0 wosc(t) siendo we(t)
d(fe(t))/dt wosc(t) d(fosc(t))/dt
Tomamos transformadas de Laplace we(s)
sfe(s) wosc(s) sfosc(s) Por tanto Tfo-fe(s)
fosc(s)/fe(s) wosc(s)/we(s)
ATE-UO EC PLL17
19
Respuesta temporal ante un escalón en We(t) (I)
we(s) we1/s
ATE-UO EC PLL18
20
Respuesta temporal ante un escalón en We(t) (II)
Ejemplo anterior
ATE-UO EC PLL19
21
Respuesta temporal ante un escalón en We(t) (III)

• Resumen de la respuesta ante un escalón en la
  frecuencia de entrada
• Con una simple red RC como filtro, la frecuencia
  de la señal de salida en régimen permanente es la
  misma que la de entrada.
• La rapidez en la respuesta y la sobreoscilación
  depende del producto KVKDF.

Qué pasa con la fase de la señal de salida del
oscilador ante un escalón en la frecuencia de
entrada?
ATE-UO EC PLL20
22
Respuesta temporal ante un escalón en We(t) (IV)
Como we(s) we1/s entonces fe(s) we(s)/s
we1/s2
Aplicando el Teorema del Valor Final
ATE-UO EC PLL21
23
Conceptos de Orden y de Tipo de un PLL
Tfo-fe(s) fosc(s)/fe(s)
Tfo-Df(s) fosc(s)/Df(s) 2pKVKDFF(s)/s
Orden Número de polos de Tfo-fe(s) Tipo Número
de polos en s 0 de Tfo-Df(s)
ATE-UO EC PLL22
24
Ejemplo de la determinación del Orden y de Tipo
de un PLL
Ejemplo Red RC como filtro F(s) 1/(1 RCs)
Como siempre la función de transferencia del
integrador tiene un polo en cero, el Tipo mínimo
posible es 1.
ATE-UO EC PLL23
25
Relación entre el Orden y de Tipo de un PLL
La función Tfo-Df(s) se puede escribir como
Tfo-Df(s) PN(s)/PD(s) PN(s)/(snPD(s)) siend
o PN(s) y PD(s) los polinomios del numerador y
del denominador y PD(s) la parte del polinomio
del denominador sin ceros en cero. Por tanto
Luego el Orden (número de polos de Tfo-fe(s)) ha
de ser mayor o igual que Tipo (número de polos en
s 0 de Tfo-Df(s), es decir, n.
ATE-UO EC PLL24
26
PLL de Orden 1 y de Tipo 1 (I)
Filtro El filtro es un amplificador de ancho de
banda infinito (no es, por tanto, un filtro) ?
F(s) F1
Sistema de primer orden
Siendo t 1/(2pKVKDFF1)
Escalón en la frecuencia de entrada we(s)
we1/s ? wosc(s) we1/(s(ts 1))
ATE-UO EC PLL25
27
PLL de Orden 1 y de Tipo 1 (II)
Respuesta de la frecuencia relativa del oscilador
ante un escalón en la frecuencia de entrada
wosc(s) we1/(s(ts 1)) ? wosc(t)
we1(1-e-t/t)
ATE-UO EC PLL26
28
PLL de Orden 1 y de Tipo 1 (III)
Diferencia de fases entre las señales de entrada
y salida ante escalón en la frecuencia de
entrada
Como we(s) we1/s, entonces fe(s)
we1/s2 Como TDf-fe(s) ts/(ts 1),
entonces Df(s) TDf-fe(s)fe(s) ? Df(s)
twe1/(s(ts 1)) ? Df(t) twe1(1-e-t/t)
ATE-UO EC PLL27
29
PLL de Orden 1 y de Tipo 1 (IV)
Respuesta de la frecuencia relativa del oscilador
ante un escalón en la fase de entrada
fe(s) fe1/s ? we(s) sfe(s) fe1 ?
wosc(s) fe1/(ts 1) ? wosc(t) (fe1/t)e-t/t
ATE-UO EC PLL28
30
PLL de Orden 1 y de Tipo 1 (V)
Diferencia de fases entre las señales de entrada
y salida ante escalón en la fase de entrada
Como fe(s) fe1/s y TDf-fe(s) ts/(ts
1), entonces Df(s) TDf-fe(s)fe(s)
tfe1/(ts 1) ? Df(t) fe1e-t/t
ATE-UO EC PLL29
31
PLL de Orden 1 y de Tipo 1 (VI)
Evolución de las señales ante un escalón en la
fase de entrada
La diferencia de fases entre las señales de
entrada y salida acaba anulándose y la frecuencia
de ambas señales coincidiendo
ATE-UO EC PLL30
32
PLL de Orden 1 y de Tipo 1 (VII)
Evolución de las señales ante un escalón en la
frecuencia de entrada
Es necesario que exista diferencia de fases en
régimen permanente para que cambie la frecuencia
de salida de tal forma que la frecuencia de ambas
señales coincidan.
ATE-UO EC PLL31
33
PLL de Orden 2 y de Tipo 1 (I)
Filtro F(s) usado F(s) (1s/wZ)/(1s/wP)
F(s) (1 R2Cs)/1 (R1 R2)Cs tiene un
polo y un cero, siendo wZ 1/(R2C) y wp
1/(R1R2)C)
ATE-UO EC PLL32
34
PLL de Orden 2 y de Tipo 1 (II)
ATE-UO EC PLL33
35
PLL de Orden 2 y de Tipo 1 (III)
siendo wZ 1/(R2C), wp 1/(R1R2)C) y
K 2pKVKDF
Escalón en la frecuencia de entrada we(s)
we1/s ?
ATE-UO EC PLL34
36
PLL de Orden 2 y de Tipo 1 (IV)
Ejemplo K 105-107 Hz/rad wp 106p rad/s
wZ 5106p rad/s
Con wZ ? ? existe más posibilidad de optimizar la
respuesta dinámica.
ATE-UO EC PLL35
37
PLL de Orden 2 y de Tipo 2 (I)
Filtro F(s) usado F(s) wP(1s/wZ)/s
F(s) 1 (R1 R2)Cs/(R1Cs) tiene un polo
en cero y un cero, siendo wZ 1/(R1R2)C y
wP 1/(R1C)
ATE-UO EC PLL36
38
PLL de Orden 2 y de Tipo 2 (II)
ATE-UO EC PLL37
39
PLL de Orden 2 y de Tipo 2 (III)
siendo wZ 1/(R1R2)C, wP 1/(R1C) y
K 2pKVKDF
EL resultado es semejante al obtenido en el PLL
de Orden 2 y Tipo 1 anterior. Luego se puede
optimizar de igual forma la respuesta dinámica.
La ventaja es que al ser de Tipo 2 se anula la
diferencia de fases en régimen permanente ante un
escalón de frecuencia.
ATE-UO EC PLL38
40
PLL de Orden 2 y de Tipo 2 (IV)
Otra forma de realizar un PLL de Orden 2 y Tipo 2
F(s) - 1 R2Cs/(R1Cs) ? F(s) - wP1
s/wZ/s, siendo wZ 1/(R2C) y wP 1/(R1C)
Para que salga lo mismo que en el caso anterior,
K tiene que ser negativa. Como K 2pKVKDF o
bien KV lt 0 o KDF lt 0. En caso contrario, el PLL
sería inestable, al menos que el detector de
fases cambie el signo de KDF en función de la
diferencia de fases.
ATE-UO EC PLL39
41
Realización física de las partes de un PLL
Detectores de fases
Detectores analógicos ? Detector basado en un
mezclador.
Detector basado en puerta o exclusiva.
Detector basado en biestable RS activado por
flancos. Detector Fase-Frecuencia.
VCOs
Osciladores de onda senoidal. Osciladores de onda
cuadrada.
ATE-UO EC PLL40
42
Detector de fases basado en mezclador (I)

• vDF KmVesen(Fe)Voscsen(Fosc) KDFcos(Fe -
  Fosc) - cos(Fe Fosc), siendo KDF
  VeVoscKm/2. Como Fe wosc0t fe y Fosc
  wosc0t fosc ?
• vDF KDFcos(fe - fosc) - cos(fe fosc
  2wosc0t )
• El segundo término se elimina por filtrado y
  queda
• vDF KDFcos(fe - fosc) KDFsen(p/2 fe -
  fosc)
• Se aproxima el seno por el ángulo para valores
  pequeños de éste
• vDF ? KDF(p/2 fe - fosc)

ATE-UO EC PLL41
43
Detector de fases basado en mezclador (II)
vDF ? KDF(p/2 fe - fosc) ? vDF ? KDF(fe
fosc), siendo fosc fosc - p/2. Luego se
comporta como se ha previsto, pero estando fosc
retrasada 90º con relación al comportamiento
teórico, definido por fosc.
En qué medida senx ? x?
Luego se comporta bastante linealmente si ?fe
fosc? lt 60º, es decir ?90º fe - fosc? lt 60º
ATE-UO EC PLL42
44
Detector de fases basado en mezclador (III)
El límite sería ?fe fosc? lt 90º Es decir
-90º lt (fe fosc) lt 90º Por tanto -90º lt (90º
fe fosc) lt 90º Es decir -180º lt (fe fosc)
lt 0º
Ojo en caso de que se superen estos límites,
cambia el signo de KDF, lo que genera problemas
de estabilidad en Tfo-fe(s). El lazo se
desenganchará.
ATE-UO EC PLL43
45
Detector de fases basado en mezclador (IV)

• Ventajas
• Trabaja con señales analógicas, por lo que puede
  operar hasta frecuencias muy altas (el límite
  depende de la tecnología del mezclador).
• El filtro es del doble de la frecuencia de la
  señal generada.
• Inconvenientes
• El valor de la constante KDF es KDF
  VeVoscKm/2, es decir, depende de la amplitud de
  las señales. A veces hay que limitarlas para
  acotar el valor de KDF.
• La diferencia de fases máxima posible es de
  180º. En este caso -180º lt (fe fosc) lt 0º.

ATE-UO EC PLL44
46
Detector de fases basado en puerta o exclusiva
(I)
ATE-UO EC PLL45
47
Detector de fases basado en puerta o exclusiva
(II)
Ojo no es simétrica respecto a 0º
ATE-UO EC PLL46
48
Detector de fases basado en puerta o exclusiva
(III)
Es simétrica respecto a 90º
ATE-UO EC PLL47
49
Detector de fases basado en puerta o exclusiva
(IV)
Ahora adelantamos la representación p/2.
El mismo evento que sucedía en fe fosc ahora
sucede p/2 radianes antes, es decir, sucede en
fe fosc - p/2 fe (fosc p/2). Esto es
equivalente a que suceda en fe fosc, siendo
fosc fosc p/2. Por tanto, el desarrollo
teórico seguido es válido para fosc, estando
fosc adelantada 90º con relación a la fase
realmente existente, que es fosc.
El límite sería -90º lt (fe fosc) lt 90º, es
decir 0º lt (fe fosc) lt 180º
El valor de la constante KDF es KDF vDF max/p
ATE-UO EC PLL48
50
Detector de fases basado en puerta o exclusiva
(V)

• Ventajas
• El circuito digital es relativamente sencillo,
  por lo que puede operar hasta frecuencias
  bastante altas.
• El valor de la constante KDF es KDF vDF max/p,
  es decir, no depende de la amplitud de las
  señales.
• El filtro es del doble de la frecuencia de la
  señal generada.
• Inconvenientes
• La diferencia de fases máxima posible es de 180º.
  En este caso 0º lt (fe fosc) lt 180º

ATE-UO EC PLL49
51
Detector de fases basado en biestable RS
activado por flanco (I)
Cómo activar un biestable RS por flanco y no por
nivel?
Un 1 en B sólo en el flanco de subida de A.
Un 1 en B sólo en el flanco de bajada de A.
ATE-UO EC PLL50
52
Detector de fases basado en biestable RS
activado por flanco (II)
ATE-UO EC PLL51
53
Detector de fases basado en biestable RS
activado por flanco (III)
ATE-UO EC PLL52
54
Detector de fases basado en biestable RS
activado por flanco (IV)
Ojo no es simétrica respecto a 0º
ATE-UO EC PLL53
55
Detector de fases basado en biestable RS
activado por flanco (V)
Modificamos el nivel de tensión y retrasamos fe
fosc p radianes.
Ahora es fosc fosc p. Por tanto, el
desarrollo teórico seguido es válido para fosc,
estando fosc adelantada 180º con relación a la
fase realmente existente, que es fosc.
El límite sería -180º lt (fe fosc) lt 180º, es
decir 0º lt (fe fosc) lt 360º
El valor de la constante KDF es KDF vDF max/(2p)
ATE-UO EC PLL54
56
Detector de fases basado en biestable RS
activado por flanco (VI)

• Ventajas
• La diferencia de fases máxima posible es de
  360º. En este caso 0º lt (fe fosc) lt 360º
• El valor de la constante KDF es KDF vDF
  max/(2p), es decir, no depende de la amplitud de
  las señales.
• Inconvenientes
• El filtro es de la frecuencia de la señal
  generada.
• El circuito digital es relativamente complejo,
  por lo que no puede operar a frecuencias muy
  altas.

ATE-UO EC PLL55
57
Detector Fase-Frecuencia (I)
Idea general Conseguir tener el equivalente a
dos detectores basados en biestables activados
por flancos uno que funcione para diferencias de
fases relativas de entre 0º y 360º y otro entre
360º y 0º.
ATE-UO EC PLL56
58
Detector Fase-Frecuencia (II)
ATE-UO EC PLL57
59
Detector Fase-Frecuencia (III)
ATE-UO EC PLL58
60
Detector Fase-Frecuencia (IV)
Cómo es uno de estos circuitos?
ATE-UO EC PLL59
61
Detector Fase-Frecuencia (V)
Una transferencia como ésta es más deseable, ya
que no se produce cambio de signo de KDF.
ATE-UO EC PLL60
62
Detector Fase-Frecuencia (VI)

• Ventajas
• La diferencia de fases máxima posible es de
  720º. En este caso -360º lt (fe fosc) lt 360º
• El valor de la constante KDF no depende de la
  amplitud de las señales.
• Es el detector de fase con mejor enganche.
• Inconvenientes
• El filtro es de la frecuencia de la señal
  generada.
• El circuito digital es relativamente complejo,
  por lo que no puede operar a frecuencias muy
  altas.

ATE-UO EC PLL61
63
VCOs de forma de onda senoidal
Ejemplo real (obtenidos del ARRL Handbook 2001)
ATE-UO EC PLL62
64
VCOs de forma de onda cuadrada
Son multivibradores astables controlados por
tensión
Frecuencia de oscilación f b(VCC-vc)/(RBCVra
mp)
ATE-UO EC PLL63
65
Parámetros característicos de los PLLs (I)

• Margen de mantenimiento estático (hold-in
  range) Es la diferencia de frecuencias de
  entrada entre las que el lazo permanece
  enganchado en las siguientes condiciones
  partimos del lazo enganchado y cambiamos la
  frecuencia de entrada muy lentamente.
• Margen de mantenimiento dinámico (pull-out
  range) Es la diferencia de frecuencias de
  entrada entre las que el lazo permanece
  enganchado en las siguientes condiciones
  partimos del lazo enganchado y cambiamos la
  frecuencia de entrada bruscamente (es, por tanto,
  el valor del escalón de frecuencia de entrada que
  acabamos de dar).
• Margen de enganche lineal (lock-in range) Es la
  diferencia de frecuencias de entrada entre las
  que el lazo se engancha trabajando el detector de
  fases de forma lineal.
• Margen de enganche no lineal (pull-in range) Es
  la diferencia de frecuencias de entrada entre las
  que el lazo se engancha aunque el detector de
  fases llegue a trabajar de forma no lineal.

ATE-UO EC PLL64
66
Parámetros característicos de los PLLs (II)

• Error de fase Es la diferencia de fases de
  entrada y salida. Depende del tipo de detector de
  fases y del filtro usados y, a veces, de la
  frecuencia de oscilación.

ATE-UO EC PLL65
67
Ejemplo de PLL en un circuito integrado el LM
565 (I)
Esquema de bloques
ATE-UO EC PLL66
68
Ejemplo de PLL en un circuito integrado el LM
565 (II)
Esquema interno
ATE-UO EC PLL67
69
Sintetizadores de frecuencia con PLLs (I)
Idea básica
ATE-UO EC PLL68
70
Sintetizadores de frecuencia con PLLs (II)
ATE-UO EC PLL69
71
Sintetizadores de frecuencia con PLLs (III)
Ejemplo N 20
Cuando el PLL está enganchado, fXtal fvco/N ?
fvco fXtalN Luego podemos cambiar la
frecuencia cambiando N.
ATE-UO EC PLL70
72
Sintetizadores de frecuencia con PLLs (IV)
Sintetizador con divisor programable

• La frecuencia de salida cambia a escalones Df
  fXtal.
• Problema los contadores programables tienen
  frecuencias máximas de uso no muy altas ?
  Solución combinar contadores fijos y
  programables.

ATE-UO EC PLL71
73
Sintetizadores de frecuencia con PLLs (V)
Sintetizador con divisores fijo y programable

• La frecuencia de salida es fvco NF NPfXtal
• La frecuencia de salida cambia a escalones Df
  NFfXtal.
• Problema fXta acaba siendo demasiado pequeña ?
  filtro sea de relativamente baja frecuencia ?
  cambios de frecuencia lentos. ? Solución
  sintetizadores de doble módulo

ATE-UO EC PLL72
74
Sintetizadores de frecuencia con PLLs (VI)
Sintetizadores de doble módulo
En este caso fVCONfXtal, siendo N NPP A
NP max ? NP ? NP min y Amax ? A ? 1
ATE-UO EC PLL73
75
Sintetizadores de frecuencia con PLLs (VII)
Estudio del sintetizador de doble módulo (I)

• Necesariamente tiene que ser NP min ? Amax

• El bloque (P1)/P divide inicialmente por P1
  y sólo cambia a dividir por P cuando el bloque
  A ha contado A pulsos a la salida del bloque
  (P1)/P, es decir, (P1)A pulsos del VCO.

• A partir de es momento, aún quedan (NP-A) pulsos
  a la salida del bloque (P1)/P para que se
  complete un ciclo de conteo, es decir, P(NP-A)
  pulsos del VCO. Por tanto, el número total de
  pulsos N para completar un ciclo de conteo a la
  salida del bloque N es
• N (P1)A P(NP-A) NPP A

ATE-UO EC PLL74
76
Sintetizadores de frecuencia con PLLs (VIII)
Estudio del sintetizador de doble módulo (II)

• Supongamos que queremos que varíe la generación
  de frecuencias a escalones siempre constantes.
  Entonces tiene que cumplirse

(NPP Amax) 1 (NP 1)P 1

• Por tanto Amax P. Si Amax gt P, la misma
  frecuencia se puede generar con dos combinaciones
  distintas de A y de NP. Si Amax lt P, quedan
  frecuencias sin generar. Por tanto, siempre Amax
  ? P.

ATE-UO EC PLL75
77
Sintetizadores de frecuencia con PLLs (IX)
Estudio del sintetizador de doble módulo (III)

• Como
• NP max ? NP ? NP min,
• Amax ? A ? 1,
• NP min ? Amax ? P y
• N NPP A, entonces
• Nmin P2 1

• Los escalones de frecuencia de salida son
• Df (NPP A)fXtal - (NPP A - 1)fXtal
  fXtal
• Valores normalizados de P son 5, 8, 15, 20, 32,
  40 y 80.

ATE-UO EC PLL76
78
Ejemplos de sintetizadores de frecuencia con PLLs
(I)
Sintetizador para transmisor de CB (Citizens
Band) de 26,965 MHz hasta 27,405 MHz en saltos de
10 kHz (I)

• Como necesitamos Df 10 kHz, supongamos que
  elegimos fXtal 10 kHz.
• Y como fVCO NPfXtal, entonces sería NP min
  2696,5 y NP max 2740,5. Pero esto no es válido
  porque los divisores deben ser números enteros.
  Tenemos que multiplicar estos valores por 2 (NP
  min 5393 y NP max 5481) y dividir fXtal por 2
  (fXtal 5 kHz).

ATE-UO EC PLL77
79
Ejemplos de sintetizadores de frecuencia con PLLs
(II)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (II)

• Se generan frecuencias a saltos de 5 kHz (no es
  un problema).
• El divisor programable es una frecuencia
  bastante alta (aunque posible)

ATE-UO EC PLL78
80
Ejemplos de sintetizadores de frecuencia con PLLs
(III)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (III)

• Supongamos que queremos que la frecuencia en la
  entrada del divisor programable sea menor que 5
  MHz. Entonces elegimos NF 8, de tal forma que
  la frecuencia máxima a la entrada del divisor
  programable sea 27,405/8 3,425625 MHz lt 5 MHz.
  Como realmente necesitamos Df 5 kHz, entonces
  fXtal Df/NF 625 Hz. Los valores de NP serán
  NP fVCO/(NFfXtal), es decir NP min 5393 y NP
  max 5481 (lo mismo que en el caso anterior).

ATE-UO EC PLL79
81
Ejemplos de sintetizadores de frecuencia con PLLs
(IV)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (IV)

• El divisor programable es de frecuencia más baja
  (más asequible).
• La frecuencia del oscilador es bastante baja,
  por lo que también lo es la de corte del filtro
  y, por lo tanto, el lazo es lento.

ATE-UO EC PLL80
82
Ejemplos de sintetizadores de frecuencia con PLLs
(V)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (V)
3º- Con sintetizador de doble módulo

• Mantenemos en 5 MHz la máxima frecuencia en la
  entrada del divisor programable. Elegimos P 8.
  Como necesitamos Df 5 kHz, entonces fXtal 5
  kHz. Elegimos Amax P. Los valores máximo y
  mínimo de N son los mismos que los calculados
  antes para NP
• Nmin 5393 y Nmax 5481

Por tanto Nmin 5393 NP min8 1 ? NP min
674
ATE-UO EC PLL81
83
Ejemplos de sintetizadores de frecuencia con PLLs
(VI)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (VI)
Y también Nmax 5481 NP max8 A Ahora hay
que ver qué par de valores enteros de NP max y A
cumplen la ecuación anterior
A 1 2 3 4 5 6 7 8
NP max 685 684,875 684,475 684,625 684,500 684,375 684,250 684,125
Luego NP max 685
Resumen A 26,965 MHz ? NP 674 y A 1 A 27,405
MHz ? NP 685 y A 1
ATE-UO EC PLL82
84
Ejemplos de sintetizadores de frecuencia con PLLs
(VII)
Sintetizador para transmisor de CB de 26,965 MHz
hasta 27,405 MHz en saltos de 10 kHz (VII)
ATE-UO EC PLL83
85
Sintetizadores de frecuencia con PLLs y con
mezclador (I)
En caso de necesitar sintetizar frecuencias
mayores que las de funcionamiento de los
divisores de frecuencia
Se cumple (fVCO - fXtal2)/NP fXtal1 ? fVCO
fXtal1NP fXtal2
ATE-UO EC PLL84
86
Sintetizadores de frecuencia con PLLs y con
mezclador (II)
Se cumple (fVCO1 fVCO2)/NP1 fXtal1 y
fVCO2/NP2 fXtal2 ? fVCO1 fXtal1NP1
fXtal2NP2
ATE-UO EC PLL85
87
Otros sistemas de generación precisa de señales
de alta frecuencia sin PLLs

• Oscilador a cristal de frecuencia relativamente
  alta y precisa, pero constante.
• Oscilador de frecuencia variable (VFO)
  frecuencia menos precisa pero variable.

fsal 2fXtal fVFO
ATE-UO EC PLL86