Rangkaian Kombinasional Terpadu

1
RangkaianKombinasional Terpadu
Mata Kuliah Sistem Digital
Moh. Furqan, S.Kom Sekolah Tinggi Teknologi Nurul
JadidProgram Studi Teknik Informatika
2
Abstract

• Rangkaian kombinasional (dasar) yang sudah
  dibahas sebelumnya punya tingkat kerumitan
  tinggi.
• Rangkaian kombinasional terpadu dibuat dari
  rangkaian kombinasional dasar yang dikemas
  menjadi satu kesatuan.
• Penekanan hanya pada sifat input, output, dan
  fungsi saja

3
Multiplexer (MUX)

• Rangkaian logika dengan fungsi memilih data yang
  ada pada inputnya untuk disalurkan ke output
  dengan bantuan sinyal pemilih/sinyal kontrol
• Jumlah input MUX adalah 2n dengan n adalah jumlah
  bit sinyal pemilih

4
Simbol MUX
MUX 2 ke 1
I0
Y
MUX 8 ke 1
I0
I1
I1
I2
I3
Y
I4
S
I5
I6
I7
I0
MUX 4 ke 1
I1
Y
I2
S0
S2
S1
I3
S1
S0
5
Cara Kerja

• MUX dapat diumpamakan seperti saklar, dalam hal
  ini pemindahan saklar dilakukan dengan memberikan
  sinyal pemilih (S).
• Pemberian sinyal pada S menyebabkan data yang
  diinputkan pada input dipilih untuk disalurkan
  pada Y

6
Tabel Kebenaran Rangkaian
PEMILIH PEMILIH OUTPUT
S1 S0 Y
0 0 I0
0 1 I1
1 0 I2
1 1 I3
7
IC MUX
8
Demultiplexer (DEMUX)

• Rangkaian logika yang berfungsi menyalurkan data
  yang ada pada input ke salah satu dari beberapa
  output dengan bantuan sinyal pemilih/sinyal
  kontrol
• Jumlah output DEMUX adalah 2n dengan n adalah
  jumlah bit sinyal pemilih

9
Simbol DEMUX
DEMUX 1 ke 3
Y0
I
DEMUX 1 ke 8
Y0
Y1
Y1
Y2
I
Y3
Y4
S
Y5
Y6
Y7
Y0
DEMUX 4 ke 1
I
Y1
Y2
S0
S2
S1
Y3
S1
S0
10
Cara Kerja

• Pemberian sinyal pemilih (S) menyebabkan data
  yang diinput pada I didistribusikan ke output Yx
  sehingga YIx
• Ketika sebuah output demux sedang menyalurkan
  data inputnya, maka output-output yang lain akan
  bernilai rendah (0)s

11
Tabel Kebenaran Rangkaian
PEMILIH PEMILIH OUT PUT OUT PUT OUT PUT OUT PUT
S1 S0 Y0 Y1 Y2 Y3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
12
IC DEMUX
13
Encoder

• Encoder merupakan rangkaian logika yang berfungsi
  mengubah data yang ada pada inputnya menjadi kode
  biner pada outputnya
• Inputan 2n akan menghasilkan n output

14
Simbol
Encoder 8 to 3
I0
I1
I2
I0
Y0
Encoder 4 to 2
Y0
I3
I1
Y1
I4
I2
Y1
Y2
I5
I3
I6
I7
15
Tabel kebenaran Rangkaian
INPUT INPUT INPUT INPUT INPUT INPUT INPUT INPUT OUTPT OUTPT OUTPT
1 2 3 4 5 6 7 8 C B A
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
16
IC Encoder
17
Decoder

• Adalah rangkaian logika yang berfungsi mengkode
  ulang atau menafsirkan kode-kode binerpada
  inputnya menjadi data asli pada outputnya.
• Decoder merupakan kebalikan dari fungsi encoder

18
Simbol
Decoder 3 to 8
Y0
Y1
I0
Y0
Y2
Decoder 2 ke 4
I0
I1
Y1
Y3
I1
I2
Y2
Y4
Y5
Y3
Y6
Y7
19
Tabel Kebenaran
INPUT INPUT INPUT OUT PUT OUT PUT OUT PUT OUT PUT OUT PUT OUT PUT OUT PUT OUT PUT
X Y Z 0 1 2 3 4 5 6 7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
Rangkai!!!
20
IC Decoder