Eine Prozessorarchitektur mit integrierter Debugunterst

1
Eine Prozessorarchitektur mit integrierter
Debugunterstützung

• H. Ploog, J. Hildebrand, T. Rachui

2
Agenda

• Prozessorarchitektur
• µC-Debugging
• Modifiziertes JTAG
• Integration
• Zusammenfassung

3
Zielapplikationen
Sensorik (SoC) - arithmetische Fähigkeiten -
Kennlinienlinearisierung - Kalibrierung -
Datenvorkomprimierung
I/O-Steuerung - Portanzahl - I/O-Befehle -
Interruptverhalten
4
Architektur
5
Programmiermodell

• optimiert für 4b- und 12b/16b-Operationen
• Verzicht auf separate Adreßarithmetik

6
Befehlssatz (Auswahl)

• einstellige ALU-Operationen
  SHL, RLC, SHR, RRC, (NOT)
• zweistellige ALU-Operationen TEST, CMP, ADC,
  SBC, AND, OR, XOR
• SKIP-Bedingungen einfach Z, NZ, C, NC
  vorzeichenlos UGT, UGE, ULE,
  ULT vorzeichenbehaftet GT, GE, EQ, NE, LE,
  LT
• FLAG-Operationen CLI, STI, STC,
  CLC MOV X0, F MOV F, X0

7
Befehls-Mapping (Auswahl)

• Kaum Doppelbelegung von Bitpositionen im Op-Code

8
Entwicklungssystem
9
Agenda

• Prozessorarchitektur
• µC-Debugging
• Modifiziertes JTAG
• Integration
• Zusammenfassung

10
µC-Debugging
11
Agenda

• Prozessorarchitektur
• µC-Debugging
• Modifiziertes JTAG
• Integration
• Zusammenfassung

12
JTAG-Scan I
Core
Bypass
TDI
Inst.-Reg
TCK
TAP
TMS
TDO
13
JTAG-Scan II
Core
Bypass
TDI
Inst.-Reg
TCK
TAP
TMS
TDO
14
modifizierter JTAG-Scan
Core
Bypass
TDI
Inst.-Reg
TCK
TAP
TMS
TDO
15
JTAG Modifikationen
Aufgaben
Decodierung der Befehle
Reset des Core-Designs
Auswahl des aktuellen Datenregisters
Schalten des clk-enable Signals
Generierung der Steuersignale für das aktuelle
Datenregister
16
Funktionen der Hardware

• Zugriff auf
• Register, Stack, Instruction-Pointer
• Lesen und Verändern der Flags
• Setzen eines HW-Breakpoints
• Einzelschritt-Modus (OpCode und Takt)
• Lesen und Schreiben von RAM und ROM (/RAM)
• Ausführung beliebiger Instruktionen

17
Agenda

• Prozessorarchitektur
• µC-Debugging
• Modifiziertes JTAG
• Integration
• Zusammenfassung

18
Realisierung
Register B
Register A
TDI
1
INC
ALU
IP-Register
TDO
ROM
RAM
19
mod. design flow
VHDL
spezielle Library
Target Library
Skripte
Simulation
Back-annotation
Synthese
XILINX
20
Zusammenfassung

• parametrierbarer VHDL-Core RUN4
• Einsatz von modifiziertem JTAG für
  on-target-realtime-Software-Debugging
• automatische Integration in den design-flow