Chapitre 5 : Les mP80888086 et les circuits associs

1
Chapitre 5 Les mP8088/8086 et les circuits
associés
1/16

• Section 5.1 Le mP8088/8086
• Section 5.2 Générateur dhorloge 8284
• Section 5.3 Contrôleur de Bus 8288
• Section 5.4 Les Bus dIBM PC/XT

R. Beguenane, UQAC, 2002/2003
Systèmes à microprocesseurs
2
Objectives
2/16

• Les objectifs de ce chapitre sont
• Décrire la fonction de chaque PIN du mP8088.
• Expliquer les fonctions des Bus de données,
  dadresse, et de contrôle.
• Décrire la différence entre le minimum mode et le
  maximum mode dans les mP8086/8088.
• Décrire le circuit générateur dhorloge 8284 et
  expliquer comment il est connecté au IBM PC/XT
  pour synchroniser les différents circuits
  associés avec le mP8086/8088.
• - Décrire le circuit contrôleur de bus 8288 et
  expliquer comment il est connecté au IBM PC/XT
  pour fournir les signaux de contrôle.
• Expliquer comment le mP8086/8088 et les circuits
  8284A et 8288 sont connectés dans le IBM PC/XT.
• Expliquer comment est réalisé le bus darbitrage
  entre les mP8086/88 et le contrôleur DMA dans le
  IBM PC/XT.

R. Beguenane, UQAC, 2002/2003
Systèmes à microprocesseurs
3
Section 5.1 Le mP8088/8086
3/16

• Le mP8088/8086 en mode minimum ? IBM PC/XT et
  compatibles

Max. Mode
Économie de PINS
Format de Paquetage 40-PIN DIP (Dual In-line
Package)
R. Beguenane, UQAC, 2002/2003
Systèmes à microprocesseurs
4
Le mP8088/8086
4/16
(16 bits pour 8086)
Pour la stabilité et Capacité high-drive
R. Beguenane, UQAC, 2002/2003
Systèmes à microprocesseurs
5
Le mP8088/8086
5/16
Bus High Enable distinguer entre
octet haut et octet bas
NonMaskable Interrupt mP saute, à la fin de
linstruction en cours, à la table des vecteurs
dinterruption. Linterruption est nonmaskable
par le software (edge-triggered).
INTerrupt Request si activé (level-triggered)
par le contrôleur dinterruption (8259), le mP
exécute linstruction en cours, et répond par
INTA.
CLK synchroniser les événements et piloter le
mP. (Intel ? Générateur dHorloge précis 8284).
RESET Provenant de 8284 pour terminer les
activités du mP.
TEST Provenant du co-P 8087 pour synchroniser
les 8087et 8088/86 (IBM PC). Si sest 0 le
programme continue.
READY Insère des états WAIT pour les accès
lents (Mémoire et périph. E/S lents).
R. Beguenane, UQAC, 2002/2003
Systèmes à microprocesseurs
6
Le mP8088/8086
6/16
(avec IBM PC, RQ/GT0? au 8087 pour lui permettre
daccéder les bus du mP)
Létat de la chaîne (du mP) (avec IBM PC, sont
connectés au 8087 pour synchroniser avec
8088/86)
(avec IBM PC, LOCK est utilisé pour empêcher le
contrôleur DMA de prendre le contrôle du bus
système intentionnellement)
R. Beguenane, UQAC, 2002/2003
Systèmes à microprocesseurs
7
Le mP8088/8086
7/16
PINS 24?31-34 en Mode Min.
R. Beguenane, UQAC, 2002/2003
Systèmes à microprocesseurs
8
Le mP8088/8086
8/16
GENERATION DES SIGNAUX DE CONTRÔLE ( pour mP8088
en Mode Min )
MN/MX
R. Beguenane, UQAC, 2002/2003
Systèmes à microprocesseurs
9
Section 5.2 Générateur dhorloge 8284
9/ 16
LES PINS DENTREE
PINS DU CIRCUIT 8284A
10
Générateur dhorloge 8284
10/ 16
LES PINS DE SORTIE
11
Section 5.3 Contrôleur de Bus 8288
11/ 16
PINS DU CIRCUIT 8288
LES PINS DENTREE
Pins dEtat S0, S1, et S3
12
Contrôleur de Bus 8288
12/ 16
LES PINS DE SORTIE
13
Section 5.4 Les Bus dIBM PC/XT
13/ 16

• Seuls le mP8088 et le contrôleur DMA 8237 peuvent
  accéder le bus dIBM PC.
• Un seul maître peut prendre le control du bus
  dIBM PC.
• Un circuit, appelé bus darbitrage, via AEN,
  permet au mP8088 OU le contrôleur DMA 8237 de
  prendre le control du bus.
• Le contrôleur DMA 8237 est utilisé pour le
  transfert dun large nombre doctets.

Bus Local
14
Les Bus dIBM PC/XT
14/ 16
Pour communiquer entre le mP8088 et les Mémoires
Externes et Ports E/S dans la carte mère dun
PC/XT
15
Les Bus dIBM PC/XT
15/ 16

• Exemple Diagramme de Temps pour IOR/MEMR

T1
T4
T2
T3
Clk
A8/A19
H. I.
H. I.
Adresse
Donnée
AD0/AD7
ALE
IOR/MEMR du mP8088
T/R
DEN
16
Les Bus dIBM PC/XT
16/ 16
Driving Capacity dun signal
Diminuer la Capacitance (En plus de
lisolation, Arbitration, )