Systmes embarqus Processeur FPGA EPXA1

1
 Systèmes embarqués Processeur FPGA ? EPXA1

• rene.beuchat_at_epfl.ch
• LAP/IC/EPFL
• Chargé de cours
• LSN/EIG
• Prof. HES

2
EPXA, architecture globale
3
EPXA1
4
EPXA1, processeur ARM9
5
(No Transcript)
6
Bus internes
7
Stripes (modules) internes
8
Stripe Bridge
9
Bus AHB1
10
AHB2
11
Ctrl DRAM
12
Ctrl EBI
13
EBI signaux de contrôle
14
EBI
15
EBI
16
EBI
17
Cycles EBI, exemples
EBI Write 0 wait
EBI Read 0 wait
18
EBI
19
UART
20
Interruptions
21
Registres de contrôle interruptions
22
Ecriture directe
23
Ecriture bufferisée FIFO
24
Multi bridge, écriture
25
Multi-bridge, lecture
26
Débits burst, comparaison
27
Latence des accès
28
Master PLD ? bridge AHB2
29
Signaux PLD ? Stripe
30
Slave PLD ? Bridge
31
Signaux Stripe ? PLD
32
Registres du stripe
Registre Mémoire
33
Multi-master
34
Bus multiplexés, ctrl
35
Bus multiplexé, data read
36
Bus multiplexé, data Write