Les circuits squentiels - PowerPoint PPT Presentation

About This Presentation
Title:

Les circuits squentiels

Description:

Nous allons d couvrir comment synth tiser une fonction partir d 'un circuit s quentiel. ... Nous allons analyser les s quences d 'activit s des additionneurs 1 ... – PowerPoint PPT presentation

Number of Views:78
Avg rating:3.0/5.0
Slides: 48
Provided by: DuP753
Category:

less

Transcript and Presenter's Notes

Title: Les circuits squentiels


1
Les circuits séquentiels
  • L additionneur 4 bits
  • Analyse des périodes d activités
  • Les automates
  • La synthèse des automates

2
Objectif
  • Nous allons découvrir comment synthétiser une
    fonction à partir d un circuit séquentiel.
  • .

3
Ladditionneur 1 bit
rs
Additionneur
s
a
b
re
4
Ladditionneur 4 bits à propagation
Nous allons analyser les séquences d activités
des additionneurs 1 bit en fonction du temps.
b3
a3
bo
ao
b1
a1
b2
a2
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
s3
so
s1
s2
5
Ladditionneur 4 bits à propagation
Intervalle 0-2
b3
a3
bo
ao
b1
a1
b2
a2
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
s3
so
s1
s2
Actif inactif inactif inactif
6
Ladditionneur 4 bits à propagation
Intervalle 2-4
b3
a3
bo
ao
b1
a1
b2
a2
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
s3
so
s1
s2
Inactif actif inactif inactif
7
Ladditionneur 4 bits à propagation
Intervalle 4-6
b3
a3
bo
ao
b1
a1
b2
a2
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
s3
so
s1
s2
Inactif inactif actif inactif
8
Ladditionneur 4 bits à propagation
Intervalle 6-8
b3
a3
bo
ao
b1
a1
b2
a2
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
s3
so
s1
s2
Inactif inactif inactif actif
9
Ladditionneur
Si a chaque intervalle de temps un seul
additionneur est actif, il doit être possible de
réaliser un circuit avec une seul additionneur.
1 Bit
r-1
Nous allons tenter de voir comment réaliser ce
circuit.
10
Ladditionneur
Analysons le fonctionnement en fonction des
intervalles de temps.
1 Bit
r-1
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
11
Ladditionneur
t0 a0 b0 r-1
1 Bit
r-1
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
t0
12
Ladditionneur
t0 a0 b0 r-1
t1
s0 r0
1 Bit
r-1
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
t1
t0
13
Ladditionneur
t1 a1 b1 r0
s0 r0
1 Bit
r-1
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
t1
t0
14
Ladditionneur
La retenue doit être disponible en entrée.
t1 a1 b1 r0
s0 r0
1 Bit
r-1
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
t1
t0
15
Ladditionneur
t1 a1 b1 r0
t2
s1 r1
1 Bit
r-1
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
t2
t0
t1
16
Ladditionneur
t2 a2 b2 r1
s1 r1
1 Bit
r-1
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
t2
t0
t1
17
Ladditionneur
t2 a2 b2 r1
s1 r1
1 Bit
r-1
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
t2
t0
t1
18
Ladditionneur
t2 a2 b2 r1
t3
s2 r2
1 Bit
r-1
r1
r2
r0
r3
r-1
r-1
1 Bit
1 Bit
1 Bit
1 Bit
t3
t0
t1
t2
19
Ladditionneur
L utilisation ici d un registre permet de
mémoriser la retenue t-1 .
t3 a3 b3 r2
s2 r2
1 Bit
r-1
Mémoire
Horloge
20
Ladditionneur
Réalisation d un additionneur à partir d un
circuit séquentiel.
1 Bit
r-1
Mémoire
Horloge
21
Les circuits séquentiels
  • Un circuit séquentiel est un circuit dont les
    sorties dépendant des entrées et de l état du
    système.
  • Etat ce quil faut mémoriser de lhistoire du
    passé, c-a-d jusquà linstant t1, pour pouvoir
    déterminer les sorties présentes S(t).

22
Les automates détats finis
e(ti)
s(ti1)
Logique combinatoire
r-1
q(ti)
q(ti1)
état de lautomate
Horloge
23
Les automates détats finis
e(ti)
s(ti1)
Logique combinatoire
r-1
q(ti)
Automate détats finis
q(ti1)
état de lautomate
Horloge
24
Les automates d états finis
  • Un automate est un être mathématique dont la
    réponse à un stimulus extérieur dépend de ce
    stimulus et de l état interne de l automate.
  • Un automate fini a un nombre fini d états
    internes. Les stimulus sont susceptibles de faire
    passer l automate d un état à un autre état.
  • L automate est entièrement déterminé par la
    donnée de ses fonctions de transition qui
    fournissent le nouvel état et la réponse en
    fonction de l ancien état et du stimuli.

25
Synthèse dun circuit séquentiel
  • Pour réaliser la synthèse dun circuit séquentiel
    il faut
  • 1 déterminer le graphe des états (diagramme de
    transitions)
  • 2 déterminer le nombre de bascules
  • 3 construire la table détats
  • 4 réaliser les circuits combinatoires associés
    aux entrées des bascules et aux sorties

26
Synthèse dun additionneur
Nous allons tenter de réaliser la synthèse d un
additionneur à l aide d un circuit séquentiel.
Vue externe
Additionneur
27
Diagramme de transition graphe détat
État ce quil faut mémoriser de lhistoire du
passé, c-a-d jusquà linstant t1, pour pouvoir
déterminer les sorties présentes S(t)
Dans notre exemple , il y a deux états internes
Etat1 Retenue Etat2 Pasretenue.
Etat
Etats
Etat
Additionneur
28
Synthèse dun additionneur (graphe détat)
Après avoir défini les états, il faut compléter
le graphe par les transitions du systèmes.
Entrées/sortie
Une fonction de transition définit l évolution
d un automate sous l effet d un stimulus
externe.
Etat
Transition
Etats
Etat
Additionneur
Représentation Mealey
29
Synthèse dun additionneur (graphe détat)
01/1
Voici le graphe de transition complet de
l additionneur. Nous allons vérifier son
comportement à partir d un certains nombres de
stimulus d entrées.
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
30
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
31
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
32
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
33
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
34
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
35
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
36
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
37
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
38
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
39
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
40
Synthèse dun additionneur (graphe détat)
01/1
t5 1 t4 01 1 t3 10 1 t2 00 0 t
1 01 0 t 11
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
Additionneur
11/1
01/0
10/0
41
Synthèse dun additionneur (table des états)
01/1
Jai vérifié sur un jeu dentrées non exhaustif
que le graphe semble bien correspondre au
comportement attendu de mon système. La
construction du graphe est l étape la plus
délicate.
00/0
10/1
Aucune retenue
00/1
11/0
une retenue
11/1
01/0
10/0
42
Représentation sous forme de table
Pour synthétiser mon circuit, on représente ce
graphe par une table des états.
01/1
00/0
10/1
a b EPresent s EFutur 0 0 AR 0 AR 0 0 UR 1 AR 0 1
AR 1 AR 0 1 UR 0 UR 1 0 AR 1 AR 1 0 UR 0 UR 1 1 A
R 0 UR 1 1 UR 1 UR
AR
00/1
11/0
UR
11/1
01/0
10/0
43
Codage des états
01/1
Codage des états Nombre de bascules
00/0
10/1
0
Il y a deux états Etat aucune retenue est codé
0 Etat une retenue est codé 1 Le nombre de
bascules est donnée par 2nbBgt nb Etats nb B1
00/1
11/0
1
11/1
01/0
10/0
44
La table des états
01/1
On remplace le nom de l état par son code.
00/0
10/1
a b EPresent s EFutur 0 0 0 0 0 0 0 1 1 0 0 1 0 1
0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1
1
0
00/1
11/0
1
11/1
01/0
A partir de cette table il est facile de
déterminer les fonctions logique donnant la
sortie et l état.
10/0
45
Synthèse dun additionneur (schéma)
Les équations sont réalisées à l aide de
circuits combinatoires.
s
a
b
D
État à mémoriser
46
Synthèse dun additionneur (schéma)
s
a
Logique combinatoire
b
D
Registres detats
47
Remarques Mealey/Moore
00
01/1
00/0
10/1
UR S0
AR S0
AR
00
00
11/0
00/1
AR S1
UR S1
UR
00
11/1
01/0
Write a Comment
User Comments (0)
About PowerShow.com